一种闪存存储器的制造方法
【专利摘要】本发明提供一种闪存存储器的制造方法，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀以形成横截面为T型的沟槽，一方面由于该沟槽为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度，另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。
【专利说明】一种闪存存储器的制造方法
【技术领域】
[0001] 本发明属于半导体器件的制造领域，涉及一种闪存存储器的制造方法，该方法是 基于浮栅自对准工艺进行的。
【背景技术】
[0002] 闪存存储器（Flash Memory，简称闪存）是一种发展很快的非挥发性半导体存储 器，它是在EPROM和EEPR0M的制造技术基础上发展起来的一种可编程擦除、非易失性存储 元件，既具有半导体存储器读取速度快、存储容量大的优点，又克服了 DRAM和SRAM那样切 断电源便损失所存数据的缺陷，已成为业界研究的主流之一。闪存存储器自从1988年由英 特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电 脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。研制低功耗、具有 高可靠性和能够快速存储的闪存存储器单元是闪存技术发展的重要推动力。
[0003] 典型的闪存存储器主要是由浮栅（Floating Gate)与控制栅（Control Gate)所构 成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧 化层（Tunnel Oxide)相隔。
[0004] 目前市场上流行的闪存阵列主要以NOR (或非门）型阵列结构和NAND (与非门）型 阵列结构为主流，其中，N0R闪存存储器（NOR Flash)在存储格式和读写方式上都与常用的 内存相近，支持随机读写，具有较高的速度。
[0005] 现有技术制备浮栅中，首先对经过硬掩膜处理的衬底制备浅沟槽隔离以隔离出有 源区，而后去除硬掩膜形成位于隔离结构间的沟槽，之后填充该沟槽以制备依次位于有源 区上的隧穿氧化层及浮栅并进行平坦化处理。
[0006] 不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪 存存储器单元的尺寸越来越小。在浮栅自对准工艺（Self-Aligned Poly, SAP)中，由于现 有的多晶硅填充能力存在局限性，造成现有的填充工艺在填充深宽比过高的沟槽以制备浮 栅时容易产生空洞缺陷，这种空洞缺陷存在于浮栅的内部或边缘处，如图1所示，在现有技 术中，刻蚀沟槽时只采用纯湿法刻蚀硬掩膜，而后续在填充制备多晶硅浮栅5时，在浮栅5 中及多晶硅与隔离结构2边缘处形成有空洞缺陷51。空洞缺陷的存在，引致浮栅的损耗和 隧穿氧化层的不完整的情况发生，同时造成浮栅数据保持的能力降低，引发闪存存储器的 耐久性和可靠性方面的问题。
[0007] 因此，如何在小尺寸（0. 13um或者以下)条件下保证稳定的闪存存储功能(擦写速 度）和高可靠性成为了闪存存储器技术发展的前沿。其中，浮栅是最重要的部分，研究浮栅 的特性是研究这类闪存存储器的核心。同时，栅的f禹合系数（gate coupling ratio)研究 或者说浮栅耦合电位的研究是最重要的环节，因为浮栅耦合电压决定了写入和擦除的能力 和效率。
[0008] 在现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局 限，从而影响栅的稱合系数的增加，导致较低的存储单元的额定漏电流（Drian current rating)和较低的闪存存储器的擦除速度。
【发明内容】
[0009] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器的制造方 法，用于解决现有技术中闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限影 响栅的耦合系数的增加从而导致较低的存储单元的额定漏电流和较低的闪存存储器的擦 除速度的问题，以及填充深宽比过高的沟槽以制备浮栅时产生空洞缺陷降低闪存存储器的 耐久性和可靠性方面的问题，为实现上述目的及其他相关目的，本发明提供一种闪存存储 器的制造方法，所述制造方法在形成隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至 少包括：
[0010] 1)提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述 有源区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所 述双层硬掩膜的表面与隔离结构的表面位于同一平面；
[0011] 2)对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成 暴露第一硬掩膜的具有第一宽度的沟槽；
[0012] 3)采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其 中，所述第二宽度大于第一宽度；
[0013] 4)继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除 所述第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟 槽。
[0014] 可选地,第一深度与第一硬掩膜厚度的比值范围是0. 1~0. 9。
[0015] 可选地,第一深度与第一硬掩膜厚度的比值范围是0. 3~0. 6。
[0016] 可选地，第二宽度与第一宽度的比值范围是1. 05~1· 5。
[0017] 可选地，第二宽度与第一宽度的比值范围是1. 25~1. 45。
[0018] 可选地，第二宽度与第一宽度的差值范围是10?200埃。
[0019] 可选地，第二宽度与第一宽度的差值范围是15~175埃。
[0020] 可选地，所述双层硬掩膜包括依次形成于有源区上的氧化硅及氮化硅，其中，氧化 硅为第二硬掩膜，氮化硅为第一硬掩膜。
[0021] 可选地，所述步骤2)和步骤4)中对所述第一硬掩膜进行湿法刻蚀时采用Η3Ρ0 4溶 液。
[0022] 可选地，所述步骤4)中去除所述第二硬掩膜时采用HF溶液进行湿法刻蚀。
[0023] 可选地，所述隔离结构为浅沟槽隔离或绝缘介质隔离。
[0024] 可选地，所述半导体衬底材料为娃、娃锗、绝缘层上娃、绝缘层上娃锗或绝缘层上 锗。
[0025] 如上所述，本发明的一种闪存存储器的制造方法，具有以下有益效果：与现有技术 简单的纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分 两次湿法刻蚀去除所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构 的湿法刻蚀，以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有 利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存 储器的额定漏电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结 构的湿法刻蚀，降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于 提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可 以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。
【专利附图】
【附图说明】
[0026] 图1显示为现有技术制备浮栅时存在空洞缺陷情况的结构示意图。
[0027] 图2至图6显示为本发明的一种闪存存储器的制造方法在各步骤中的结构示意 图。
[0028] 元件标号说明
[0029] 1有源区
[0030] 2隔离结构
[0031] 31第一硬掩膜
[0032] 32第二硬掩膜
[0033] 4 沟槽
[0034] 5 浮栅
[0035] 51空洞缺陷
[0036] dl第一宽度
[0037] d2第二宽度
[0038] hi第一深度
[0039] h0第一硬掩膜厚度
【具体实施方式】
[0040] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。
[0041] 请参阅图2至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明 本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数 目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其 组件布局型态也可能更为复杂。
[0042] 随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存 储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短。在浮栅自对准工艺 (Self-Aligned Poly, SAP)中，由于现有的多晶娃填充能力存在局限性，造成现有的填充工 艺制备深宽比过高的浮栅时容易产生空洞缺陷。空洞缺陷的存在，引致浮栅的损耗和隧穿 氧化层的不完整的情况发生，同时造成浮栅数据保持的能力降低，引发闪存存储器单元的 耐久性和可靠性方面的问题。另一方面，在现有技术中，闪存存储器存储单元的浮栅和控制 栅的接触面积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定 漏电流和较低的闪存存储器的擦除速度。
[0043] 有鉴于此，本发明提供了一种闪存存储器的制造方法，与现有技术简单的纯湿法 刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分两次湿法刻蚀 去除所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀， 以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有利于增大后续 预制备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存储器的额定漏 电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀， 降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充 该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空 洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。以下将详细阐述 本发明的一种闪存存储器的制造方法的实施方式，使本领域技术人员不需要创造性劳动即 可理解本发明的一种闪存存储器的制造方法。
[0044] 如图2至图6所示，本发明提供一种闪存存储器的制造方法，所述制造方法在形成 隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至少包括：
[0045] 首先执行步骤1)，如图2所示，提供一半导体衬底，通过隔离结构2将所述半导体 衬底隔离出有源区1，其中，所述有源区1上形成有包括第二硬掩膜32及位于该第二硬掩 膜32之上的第一硬掩膜31的双层硬掩膜，所述双层硬掩膜的表面与隔离结构2的表面位 于同一平面；所述半导体衬底的材料为娃、娃锗、绝缘层上娃（silicon oninsulator，SOI)、 绝缘层上娃错（silicon germanium on insulator，SG0I)或绝缘层上错（germanium on insulator, G0I)，在本实施例中，所述半导体衬底为娃材料；所述双层硬掩膜包括依次形成 于有源区1上的氧化硅及氮化硅，其中，氧化硅为第二硬掩膜32,氮化硅为第一硬掩膜31 ; 所述隔离结构2为浅沟槽隔离或绝缘介质隔离，在本实施例中，所述隔离结构2为浅沟槽隔 离，其材料至少包括氧化硅。
[0046] 需要指出的是，制备浅沟槽隔离2的具体步骤为：在形成有所述双层硬掩膜的半 导体衬底上刻蚀平行排列的隔离槽，而后对所述隔离槽通过氧化物填充以及平坦化处理以 形成浅沟槽隔离，其中，所述浅沟槽隔离表面与所述半导体衬底上的双层硬掩膜表面在同 一平面上。接着执行步骤2)。
[0047] 在步骤2)中，如图3所示，对所述第一硬掩膜31进行湿法刻蚀，直至距所述隔离 结构2表面第一深度hi处，形成暴露第一硬掩膜31的具有第一宽度dl的沟槽4。其中，对 所述第一硬掩膜31进行湿法刻蚀时采用Η 3Ρ04溶液；所述第一深度hi与第一硬掩膜厚度h0 的比值范围是〇. l~〇. 9,优选的，第一深度hi与第一硬掩膜厚度h0的比值范围是0. 3~0. 6， 在本实施例中，hi :h0=0. 4。
[0048] 需要特别说明的是，现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面 积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定漏电流和较 低的闪存存储器的擦除速度；同时，当采用简单的纯湿法刻蚀硬掩膜形成该沟槽时，由于现 有的多晶硅填充能力存在局限性，使用现有的填充工艺填充深宽比过高的沟槽制备浮栅时 容易产生空洞缺陷。因此，本发明对第一硬掩膜进行两次湿法刻蚀中间，增加了对隔离结构 2进行湿法刻蚀的步骤。本发明步骤2)中第一次采用湿法刻蚀第一硬掩膜31形成沟槽4 时仍暴露第一硬掩膜31，亦即在后续对隔离结构2湿法刻蚀之前对第一硬掩膜31的湿法 刻蚀中仍保留部分第一硬掩膜31，是为了保证后续进行对隔离结构2的湿法刻蚀及去除剩 余第一硬掩膜31及第二硬掩膜32之后能够形成横截面为T型的沟槽4,从而保证该沟槽 4的Τ型轮廓，一方面有利于增大后续预制备的浮栅(未图示）及控制栅(未图示）的接触面 积，从而提高栅耦合系数，以提高闪存存储器的额定漏电流及擦除速度，另一方面改善后续 填充该沟槽4形成浮栅的致密性。详见步骤3)。
[0049] 在步骤3)中，如图4所示，采用HF溶液对所述隔离结构2进行湿法刻蚀，以形成 具有第二宽度d2的沟槽，其中，所述第二宽度大于第一宽度。其中，所述第二宽度d2与第 一宽度dl的比值范围是1. 05~1. 5,优选的，所述第二宽度d2与第一宽度dl的比值范围 1. 25~1. 45,在本实施例中，d2 :dl=l. 3 ;通过控制HF溶液的腐蚀速率及腐蚀时间来控制去 除隔离结构2的量进而控制第二宽度d2 ;在每一沟槽4中，所述HF溶液对隔离结构2在宽 度方向的总蚀刻量的范围是ΚΓ200埃，亦即第二宽度与第一宽度的差值范围是ΚΓ200埃， 优选的第二宽度与第一宽度的差值范围是15~175埃，在本实施例中，第二宽度与第一宽度 的差值（HF溶液对每一沟槽4的隔离结构2在宽度方向的总蚀刻量）范围是75~90埃。
[0050] 需要说明的是，步骤3)中，由于采用HF溶液对隔离结构2进行刻蚀时，使沟槽4 的开口宽度从第一宽度dl增加到第二宽度d2,同时，不可避免的使隔离结构2的总高度有 所降低，从而在步骤3)形成的结构中，剩余的第一硬掩膜31表面与隔离结构2表面的距离 略小于第一深度hl，又由于HF溶液只对隔离结构2进行刻蚀，而未对剩余的第一硬掩膜31 进行刻蚀，所以降低了沟槽4的深宽比，从而，在后续填充该沟槽4制备浮栅时避免产生空 洞缺陷，有利于提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据 保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器 件的可靠性。
[0051] 需要进一步说明的是，由于步骤3)中不可避免的使隔离结构2的总高度有所降 低，因此在前述步骤1)中所述第一硬掩膜31及隔离结构2的需具有足够的厚度，以避免由 于隔离结构2在步骤3)中高度的降低使后续形成浮栅的高度有所降低，从而保证后续形成 足够高度的浮栅结构。接着执行步骤4)。
[0052] 在步骤4)中，如图5所示，继续湿法刻蚀去除剩余的第一硬掩膜31，直至暴露出所 述第二硬掩膜32 ;而后，如图6所示，去除所述第二硬掩膜32直至暴露出所述有源区1，以 在所述隔离结构2之间形成横截面为T型的沟槽4,其中，对所述第一硬掩膜31 (氮化硅） 进行湿法刻蚀时采用Η3Ρ04溶液，去除所述第二硬掩膜32 (氧化硅）时采用HF溶液进行湿 法刻蚀。
[0053] 需要说明的是，在形成暴露有源区1表面且横截面为T型沟槽4后，本领域技术人 员可对所述沟槽4进行隧穿氧化层、浮栅的填充及相应的平坦化处理，而后实施位于浮栅 上的介质层和控制栅的制备，其中，图6中位于沟槽4之间的部分隔离结构2在后续制作过 程中被去除且同时用以填充介质层和控制栅，此处不再一一赘述。
[0054] 需要进一步说明的是，由于所述沟槽4的横截面为T型，相较于现有技术(如图1 所示)中的预填充制备浮栅的沟槽轮廓而言，本发明的横截面为T型的沟槽4使后续预制备 的浮栅和控制栅之间的接触面积增大，从而有利于提高栅的耦合系数，以提高闪存存储器 的额定漏电流及擦除速度。
[0055] 综上所述，本发明的一种闪存存储器的制造方法，与现有技术简单的纯湿法刻蚀 硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分两次湿法刻蚀去除 所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀，以保 证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有利于增大后续预制 备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存储器的额定漏电流 及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低 了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充该沟 槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺 陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。所以，本发明有效克服 了现有技术中的种种缺点而具高度产业利用价值。
[0056] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1. 一种闪存存储器的制造方法，其特征在于，所述制造方法在形成隧穿氧化层及位于 所述隧穿氧化层之上的浮栅之前至少包括： 1) 提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述有源 区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所述双 层硬掩膜的表面与隔离结构的表面位于同一平面； 2) 对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成暴露 第一硬掩膜的具有第一宽度的沟槽； 3) 采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其中，所 述第二宽度大于第一宽度； 4) 继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除所述 第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟槽。
2. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：第一深度与第一硬掩 膜厚度的比值范围是〇. 1~0.9。
3. 根据权利要求1或2所述的闪存存储器的制造方法，其特征在于：第一深度与第一 硬掩膜厚度的比值范围是〇. 3~0. 6。
4. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：第二宽度与第一宽度 的比值范围是1.05?1.5。
5. 根据权利要求1或4所述的闪存存储器的制造方法，其特征在于：第二宽度与第一 宽度的比值范围是1. 25~1. 45。
6. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：第二宽度与第一宽度 的差值范围是ΚΓ200埃。
7. 根据权利要求1或6所述的闪存存储器的制造方法，其特征在于：第二宽度与第一 宽度的差值范围是15~175埃。
8. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：所述双层硬掩膜包括 依次形成于有源区上的氧化硅及氮化硅，其中，氧化硅为第二硬掩膜，氮化硅为第一硬掩 膜。
9. 根据权利要求8所述的闪存存储器的制造方法，其特征在于：所述步骤2)和步骤4) 中对所述第一硬掩膜进行湿法刻蚀时采用Η 3Ρ04溶液。
10. 根据权利要求8所述的闪存存储器的制造方法，其特征在于：所述步骤4)中去除 所述第二硬掩膜时采用HF溶液进行湿法刻蚀。
11. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：所述隔离结构为浅沟 槽隔离或绝缘介质隔离。
12. 根据权利要求1所述的闪存存储器的制造方法，其特征在于：所述半导体衬底材料 为娃、娃锗、绝缘层上娃、绝缘层上娃锗或绝缘层上锗。
【文档编号】H01L21/28GK104103592SQ201310113415
【公开日】2014年10月15日 申请日期:2013年4月2日 优先权日:2013年4月2日
【发明者】杨芸, 王成诚, 李绍彬, 仇圣棻 申请人:中芯国际集成电路制造(上海)有限公司