图案化的方法及存储器元件的形成方法
【专利摘要】一种存储器元件的形成方法。提供基底，基底具有至少二单元区与至少一周边区，周边区位于单元区之间。在基底上依序形成目标层、牺牲层及第一掩模层，其中第一掩模层具有位于单元区中的多个第一掩模图案及位于周边区中的多个第二掩模图案。以第一掩模层为掩模，移除部分牺牲层，以形成多个牺牲图案。在各牺牲图案的各侧壁上形成间隙壁。移除牺牲图案。至少移除周边区中的间隙壁。在单元区上形成第二掩模层。以第二掩模层与剩余的间隙壁为掩模，移除部分目标层，以在单元区上形成多个字线，且在邻近周边区的部分单元区上形成多个选择栅极。
【专利说明】图案化的方法及存储器元件的形成方法
【技术领域】
[0001]本发明是有关于一种半导体工艺及半导体元件的形成方法，且特别是有关于一种图案化的方法及存储器元件的形成方法。
【背景技术】
[0002]非挥发性存储器具有可多次进行数据的存入、读取、抹除等特性，且当断电时仍可保留已储存的信息，因而被广泛应用于个人计算机及消费性电子产品中。随着非挥发性存储器的积集度越来越高，非挥发性存储器的关键尺寸(critical dimension,⑶)也越来越小。为了克服光刻工艺中光源分辨率的限制，已发展了一种间隙壁自对准双重图案化(spacer self-aligned double patterning, SADP)的方法，以增加元件的积集度。然而，现行技术在定义存储器的多个字线时，邻近周边区的字线的线宽会受到周边区的影响而不易精确控制至目标值，使得字线的关键尺寸均匀度(critical dimension uniformity, Q)U)不佳，进而降低元件效能。
【发明内容】
[0003]本发明提供一种图案化的方法及存储器元件的形成方法，使得存储器的字线具有较佳的关键尺寸均匀度。
[0004]本发明提出一种图案化的方法。提供基底，基底具有第一区域及第二区域。在基底上依序形成目标层、牺牲层及第一掩模层，其中第一掩模层具有位于第一区域中的多个第一掩模图案以及位于第 二区域中的多个第二掩模图案。以第一掩模层为掩模，移除部分牺牲层，以形成多个牺牲图案。移除第一掩模层。在各牺牲图案的各侧壁上形成间隙壁。移除牺牲图案。至少移除第二区域中的间隙壁。在基底上形成第二掩模层，覆盖邻近第二区域的部分第一区域。以第二掩模层与剩余的间隙壁为掩模，移除部分目标层，以在第一区域上形成多个第一目标图案，且在邻近于第二区域的部分第一区域形成第二目标图案。移除第二掩模层与剩余的间隙壁。
[0005]在本发明的一实施例中，上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。
[0006]在本发明的一实施例中，上述第一区为单元区，而上述第二区为周边区。
[0007]在本发明的一实施例中，上述基底还具有一第三区域，其中上述第二区域位于上述第一区域与上述第三区域之间。上述第一掩模层还具有位于上述第三区域中的多个第三掩模图案。上述第二掩模层还覆盖邻近上述第二区域的部分上述第三区域。此外，以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层，还包括在上述第三区域上形成多个第三目标图案，且上述第二目标图案还形成在邻近于上述第二区域的部分上述第三区域上。
[0008]在本发明的一实施例中，上述第一区与上述第三区为单元区，上述第二区为周边区[0009]在本发明的一实施例中，上述第二目标图案的一侧边分别由剩余的上述间隙壁中的一个定义，另一侧边分别是由上述第二掩模层定义。
[0010]在本发明的一实施例中，上述的第一掩模图案及第三掩模图案具有相同线宽与相同间距。
[0011]在本发明的一实施例中，上述的第一掩模图案及第三掩模图案具有不同线宽或不同间距。
[0012]在本发明的一实施例中，上述的邻近第一区域的部分第二掩模图案与第一区域的第一掩模图案具有相同线宽与相同间距。
[0013]在本发明的一实施例中，上述的邻近第三区域的部分第二掩模图案与第三区域的第三掩模图案具有相同线宽与相同间距。 [0014]在本发明的一实施例中，上述的至少移除第二区域中的间隙壁的方法包括以下步骤。在基底上形成第三掩模层，覆盖部分第一区域与部分第三区域，以至少裸露出第二区域。以第三掩模层为掩模，移除第二区域中的间隙壁，并同时移除第一区域与第三区域中的部分间隙壁，以切断对应于牺牲图案末端的间隙壁的回路(loop)。移除第三掩模层。
[0015]在本发明的一实施例中，上述基底还具有第四区域，上述第一区域位于上述第二区域与上述第四区域之间。上述第一掩模层还具有位于上述第四区域中的多个第三掩模图案。上述第二掩模层还覆盖邻近上述第四区域的部分上述第一区域。以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层还包括在邻近于上述第四区域的部分上述第一区域上形成上述第二目标图案。
[0016]在本发明的一实施例中，上述第一区为单元区，上述第二区与上述第四区为周边区。
[0017]在本发明的一实施例中，上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。
[0018]在本发明的一实施例中，邻近上述第一区域的部分上述第二掩模图案以及邻近上述第四区域的部分上述第三掩模图案，与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。
[0019]在本发明的一实施例中，至少移除上述第二区域中的上述间隙壁的方法包括:在上述基底上形成第三掩模层，覆盖部分上述第一区域，以至少裸露出上述第二区域与上述第四区域。以上述第三掩模层为掩模，移除上述第二区域与上述第四区域中的上述间隙壁，并同时移除上述第一区域中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路。移除上述第三掩模层。
[0020]在本发明的一实施例中，邻近上述第一区域的部分上述第二掩模图案，与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。
[0021]在本发明的一实施例中，在形成上述第一掩模层之后及在形成上述牺牲图案之前，还包括削减上述第一掩模层，其中削减上述第一掩模层的方法包括进行刻蚀工艺。
[0022]在本发明的一实施例中，至少移除上述第二区域中的上述间隙壁的方法包括:在上述基底上形成第三掩模层，覆盖部分上述第一区域，以至少裸露出上述第二区域。以上述第三掩模层为掩模，移除上述第二区域中的上述间隙壁，并同时移除上述第一区域中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路。移除上述第三掩模层
[0023]在本发明的一实施例中，上述形成第一掩模层的方法包括通过光罩在牺牲层上形成第一掩模层。
[0024]在本发明的一实施例中，上述的光罩的形成方法包括将原始光罩数据中的用于定义第二目标图案的数据移除，并在被移除区域及相邻的空旷区域中加入多个虚设图案(dummy patterns)数据。
[0025]本发明另提出一种存储器元件的形成方法。提供基底，基底具有至少一单元区(cell area)与至少一周边区(periphery area)。在基底上依序形成目标层、牺牲层及第一掩模层，其中第一掩模层具有位于单元区中的多个第一掩模图案及位于周边区中的多个第二掩模图案。以第一掩模层为掩模，移除部分牺牲层，以形成多个牺牲图案。移除第一掩模层。在各牺牲图案的各侧壁上形成间隙壁。移除牺牲图案。至少移除周边区中的间隙壁。在基底上形成第二掩模层，覆盖邻近周边区的部分单元区。以第二掩模层与剩余的间隙壁为掩模，移除部分目标层，以在单元区上形成多个字线，且在邻近周边区的部分单元区上形成多个选择栅极(select gate)。移除第二掩模层与剩余的间隙壁。
[0026]在本发明的另一实施例中，上述的第一掩模图案及第二掩模图案具有相同线宽与相同间距。
[0027]在本发明的另一实施例中，上述的邻近单元区的部分第二掩模图案与单元区的第一掩模图案具有相同线宽与相同间距。
[0028]在本发明的另一实施例中，其中上述的周边区中的上述的第二掩模图案呈镜像对称。
[0029]在本发明的另一实施例中，在形成上述的第一掩模层之后及在形成牺牲图案之前，还包括削减第一掩模层。
[0030]在本发明的另一实施例中，上述的削减第一掩模层的方法包括进行刻蚀工艺。
[0031]在本发明的另一实施例中，上述的至少移除周边区中的间隙壁的方法包括以下步骤。在基底上形成第三掩模层，覆盖部分单元区，以至少裸露出周边区。以第三掩模层为掩模，移除周边区中的间隙壁，并同时移除单元区中的部分间隙壁，以切断对应于牺牲图案末端的间隙壁的回路。移除第三掩模层。
[0032]在本发明的另一实施例中，上述的各选择栅极的一侧边由剩余的间隙壁中的一个定义，另一侧边由第二掩模层定义。
[0033]在本发明的另一实施例中，上述的形成第一掩模层的方法包括通过光罩于牺牲层上形成第一掩模层。
[0034]在本发明的另一实施例中，上述的光罩的形成方法包括将原始光罩数据中的用于定义选择栅极的数据移除，并在被移除区域及相邻的空旷区域中加入多个虚设图案数据。
[0035]基于上述，在本发明的图案化的方法及存储器元件的形成方法中，是先将原始光罩数据中的密集区域的选择栅极移除，并在被移除区域及邻近密集区域的空旷区域中加入相同线宽与相同间距的多个虚设图案，以形成经修改的光罩数据。由于经修改的所述光罩于空旷区中加入虚设图案，因此通过经修改的所述光罩来定义字线时可避免现有的邻近周边区的字线的线宽会受到周边区的影响而造成关键尺寸均匀度不佳的问题。如此一来，可在不改变光罩数目的情况下，使得存储器的字线具有较佳的关键尺寸均匀度。[0036]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0037]图1A至图1M为依照本发明的一实施例的一种图案化的方法的剖面示意图。
[0038]图2A至图2C为依照本发明的一实施例的第一光罩设计流程图。
[0039]图2C-1及图2C-2为依照本发明的另一实施例的第一光罩设计。
[0040]图3A至图3G为依照本发明的又一实施例的一种图案化的方法的剖面示意图。
[0041]图4为根据本发明的图案化的方法与用现有方法所得的关键尺寸均匀度的结果比较图。
[0042]【符号说明】
[0043]100:基底；
[0044]102:目标层； [0045]104:牺牲层；
[0046]106、142、150、242、250:掩模层；
[0047]106a:第一掩模图案；
[0048]106b、106b-l、106b_2:第二掩模图案；
[0049]106c:第三掩模图案；
[0050]108:间隙壁层；
[0051]110:第一区域；
[0052]IllaUllb:侧边;
[0053]112:图案化目标层；
[0054]112a:第一目标图案；
[0055]112b:第二目标图案；
[0056]112c:第三目标图案；
[0057]114:牺牲图案；
[0058]114a:侧壁；
[0059]116:经削减的掩模层；
[0060]118:间隙壁;
[0061]120:第二区域；
[0062]130:第三区域；
[0063]140:第四区域；
[0064]202:原始光罩数据；
[0065]202a:第一目标图案数据；
[0066]202b:第二目标图案数据；
[0067]202c:第三目标图案数据；
[0068]204、206、206-1、206-2:光罩数据；
[0069]202d.202e.202f:虚设图案数据；
[0070]210:密集区域；[0071]211:被移除区域；
[0072]220:空旷区域；
[0073]410、420:曲线；
[0074]Pa、Pb、Pc:间距；
[0075]Wa、Wb、W。:线宽。
【具体实施方式】
[0076]图1A至图1M为依照本发明的一实施例的一种图案化的方法的剖面示意图。
[0077]请参照图1A，首先，提供基底100，基底100具有第一区域110、第二区域120及第三区域130，第二区域120位于第一区域110与第三区域130之间。基底100例如是硅基底或其他半导体基底。在一实施例中，第一区域110与第三区域130例如是存储器的单元区，且第二区域120例如是存储器的周边区或是空旷区。此外，在基底100上依序形成目标层102与牺牲层104。目标层102例如是单一层或堆叠层。在一实施例中，当目标层102例如是单一层时，其材料例如是掺杂多晶硅。在另一实施例中，当目标层102例如是包括介电层与导体层的堆叠层时，其材料例如是分别包括氧化硅和掺杂多晶硅。目标层102的形成方法例如是化学气相沉积法(chemical vapor deposition, CVD)。牺牲层104的材料例如是碳层或是其他合适的材料，且其形成方法例如是化学气相沉积法。
[0078]接着，在牺牲层104上形成掩模层106。掩模层106例如是图案化光刻胶层，其形成方法例如是进行光刻工 艺。掩模层106具有位于第一区域110中的多个第一掩模图案106a、位于第二区域120中的多个第二掩模图案106b以及位于第三区域130中的多个第三掩模图案106c。第二掩模图案106b包括第二掩模图案106b-l及第二掩模图案106b_2。此外，邻近第一区域110的部分第二掩模图案106b-l与第一区域110的第一掩模图案106a具有相同线宽与相同间距，而邻近第三区域130的部分第二掩模图案106b-2与第三区域130的第三掩模图案106c具有相同线宽与相同间距。
[0079]在一实施例中，第一掩模图案106a及第三掩模图案106c用于形成存储器的字线，因此第一掩模图案106a及第三掩模图案106c可具有相同线宽与相同间距。也就是，第一掩模图案106a的线宽Wa和间距Pa分别与第三掩模图案106c的线宽W。和间距P。相同。此外，邻近第一区域110的部分第二掩模图案106b-l与第一区域110的第一掩模图案106a具有相同线宽与相同间距，而邻近第三区域130的部分第二掩模图案106b-2与第三区域130的第三掩模图案106c具有相同线宽与相同间距，因此线宽Wa、Wb及W。均相同且间距Pa、Pb及P。也均相同。举例来说，线宽Wa、Wb及W。为约10纳米至150纳米，且间距Pa、Pb及Pc为约20纳米至300纳米。然而，本发明不限于此。在另一实施例中，第一掩模图案106a及第三掩模图案106c也可以具有不同线宽或不同间距。此时，邻近第一区域110的部分第二掩模图案106b-l的线宽和间距与邻近第三区域130的部分第二掩模图案106b-2的线宽和间距不同。
[0080]在本实施例中，形成掩模层106的方法包括通过第一光罩(未绘示)在牺牲层104上形成掩模层106。
[0081]用于形成掩模层106的第一光罩的设计概念是使掩模层106中邻近第一区域110的部分第二掩模图案106b-l与第一区域110的第一掩模图案106a具有相同线宽与相同间距，而邻近第三区域130的部分第二掩模图案106b-2与第三区域130的第三掩模图案106c具有相同线宽与相同间距。当第一掩模图案106a及第三掩模图案106c具有相同线宽与相同间距时，部分第二掩模图案106b-l及部分第二掩模图案106b-2也具有相同线宽与相同间距。此时，位于第二区域120的中心部分的至少一第二掩模图案106b可与部分第二掩模图案106b-l、106b-2具有相同线宽与相同间距，或者位于第二区域120的中心部分的至少一第二掩模图案106b可与部分第二掩模图案106b-l、106b-2具有不同线宽或不同间距。另外，当第一掩模图案106a及第三掩模图案106c具有不同线宽或不同间距时，部分第二掩模图案106b-l及部分第二掩模图案106b-2也具有不同线宽或不同间距。此时，位于第二区域120的中心部分的至少一第二掩模图案106b可仅与部分第二掩模图案106b-l具有相同线宽与相同间距，或者可仅与部分第二掩模图案106b-2具有相同线宽与相同间距，又或者位于第二区域120的中心部分的至少一第二掩模图案106b可与部分第二掩模图案106b-l、106b-2都具有不同线宽或不同间距。下文将以第一掩模图案106a及第三掩模图案106c具有相同线宽与相同间距的实施例来进行第一光罩设计流程的例示性说明。
[0082]图2A至图2C为依照本发明的一实施例的第一光罩设计流程图。请参照图2A至图2C，所述第一光罩的形成方法包括以下步骤。原始光罩数据202具有两个密集区域210和一个空旷区域220。空旷区域220配置于密集区域210之间。第一目标图案数据202a、第二目标图案数据202b及第三目标图案数据202c位于密集区域210中。第一目标图案数据202a及第三目标图案数据202c例如是字线数据，而第二目标图案数据202b例如是选择栅极数据。
[0083]将原始光罩数据202中的第二目标图案数据202b移除，形成如图2B所示的光罩数据204。接着，在被移除区域211及相邻的空旷区域220中加入多个虚设图案数据202d，形成如图2C所示的光罩数据206。
[0084]在一实施例中，被移除区域211及相邻的空旷区域220中的多个虚设图案数据呈镜像对称。然而，本发明不限于此，被移除区域211及相邻的空旷区域220中的多个虚设图案数据也可以不呈镜像对称。在一实施例 中，当被移除区域211及相邻的空旷区域220的距离可刚好加入相同线宽与相同间距的虚设图案数据时，会形成如图2C的配置。在另一实施例中，当被移除区域211及相邻的空旷区域220的距离无法刚好加入相同线宽与相同间距的虚设图案数据时，可在空旷区域220的中心部分加入二个虚设图案数据202e或一个虚设图案数据202f。具体来说，当在空旷区域220的中心部分加入二个虚设图案数据202e时，多个虚设图案数据202d、202e呈镜像对称，如图2C-1所示的光罩数据206-1。当在空旷区域220的中心部分加入一个虚设图案数据202f时，多个虚设图案数据202d、202f呈镜像对称，如图2C-2所示的光罩数据206-2。
[0085]请参照图1B，在本实施例中，在形成掩模层106之后削减掩模层106，以形成经削减的掩模层116。削减掩模层106的方法包括进行刻蚀工艺，例如是干法刻蚀工艺。经削减的掩模层116的线宽例如约5纳米至80纳米。然而，本发明不限于此，也可以依需求省略削减掩模层106的步骤。
[0086]请参照图1C与图1D，然后，以经削减的掩模层116为掩模，移除部分牺牲层104，以形成多个牺牲图案114。移除部分牺牲层104的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。接着，移除经削减的掩模层116。移除经削减的掩模层116的方法例如是进行湿法刻蚀工艺。
[0087]请参照图1E与图1F，之后，在各牺牲图案114与目标层102上顺应性地(conformally)形成间隙壁层108,并对间隙壁层108进行非等向性刻蚀(anisotropicetching)工艺，以在各牺牲图案114的各侧壁114a上形成间隙壁118。间隙壁层108的材料例如是氧化硅或是其他绝缘材料，其形成方法例如是化学气相沉积法。间隙壁层108的厚度例如约5纳米至80纳米，且间隙壁118的线宽例如约5纳米至80纳米。所需间隙壁118的线宽可由间隙壁层108的厚度控制。
[0088]请参照图1G，接着，移除牺牲图案114。移除牺牲图案114的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。
[0089]请参照图1H、图1I及图1J，接着，至少移除第二区域120中的间隙壁118。移除间隙壁118的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，至少移除第二区域120中的间隙壁118的方法包括以下步骤。在基底100上形成掩模层142，掩模层142覆盖部分第一区域110与部分第三区域130，以裸露出第二区域120以及第一区域110与第三区域130中对应于牺牲图案114末端的间隙壁118(未绘示)。掩模层142例如是图案化光刻胶层，其形成方法例如是利用第二光罩(未绘示)进行光刻工艺。以掩模层142为掩模，移除第二区域120中的间隙壁118，并同时移除第一区域110与第三区域130中的部分间隙壁118，以切断对应于牺牲图案114末端的间隙壁118的回路。接着，移除掩模层142。移除掩模层142的方法例如是进行湿法刻蚀工艺。 [0090]请参照图1K、图1L及图1M，然后，在基底100上形成掩模层150，掩模层150覆盖邻近第二区域120的部分第一区域110与部分第三区域130。掩模层150例如是图案化光刻胶层，其形成方法例如是利用第三光罩(未绘示)进行光刻工艺。以掩模层150与剩余的间隙壁118为掩模，移除部分目标层102，以形成图案化目标层112。移除部分目标层102的方法例如是进行干法刻蚀工艺，详细来说，以掩模层150与剩余的间隙壁118为掩模，移除部分目标层102，以在第一区域110上形成多个第一目标图案112a、在第三区域130上形成多个第三目标图案112c，且在邻近于第二区域120的部分第一区域110与邻近于第二区域120的部分第三区域130上分别形成第二目标图案112b。在一实施例中，各第二目标图案112b的一侧边Illa由剩余的间隙壁118中的一个定义，另一侧边Illb由掩模层150 (或第三光罩)定义。第一目标图案112a的线宽例如约5纳米至80纳米，第二目标图案112b的线宽例如大于约80纳米，而第三目标图案112c的线宽例如约5纳米至80纳米。在一实施例中，第一目标图案112a与第三目标图案112c作为存储器的字线，且第二目标图案112b作为存储器的选择栅极。接着，移除掩模层150与剩余的间隙壁118。移除掩模层150的方法例如是进行湿法刻蚀工艺。移除剩余的间隙壁118的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。
[0091]以上的实施例是以第一区域110与第三区域130为存储器的单元区，而夹在第一区域110与第三区域130之间的第二区120为存储器的周边区(或是空旷区)来说明。然而，本发明并不以此为限，本发明的周边区(或是空旷区)不一定要夹在两个单元区之间。本发明可以应用于记忆胞区与周边区(或是空旷区)相邻的图案化工艺，以可避免现有的邻近周边区的图案的线宽会受到周边区的影响而造成关键尺寸均匀度不佳的问题。以下举其他两种不同的实施例来说明，但本发明并不以此为限。[0092]在另一实施例中，请参照图1M，基底100可以是包括第一区域110与第二区域120，但不包括第三区域130。其中，第一区域110为存储器的单元区，而第二区120为存储器的周边区或是空旷区。此实施例的图案化的方法，可以采用如上述图1A至IM所揭露的方法，在此不再赘述。
[0093]图3A至图3G为依照本发明的另一实施例的一种图案化的方法的剖面示意图。
[0094]在又一实施例中，请参照图3A，基底100可以是包括第一区域110与第二区域120，且另外包括第四区域140，但不包括图1A中的第三区域130。其中，第一区域110位于第四区域140与第二区域120之间。在一实施例中，第一区域110例如是存储器的单元区，且第二区域120与第四区域140例如是存储器的周边区。依照上述图1A至图1G所揭露的方法，在第一区域110、第二区域120与第四区域140上形成目标层102与间隙壁118。
[0095]接着，请参照图3B、图3C与图3D，接着，至少移除第二区域120与第四区域140中的间隙壁118。移除间隙壁118的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，至少移除第二区域120与第四区域140中的间隙壁118的方法包括以下步骤。在基底100上形成掩模层242，掩模层242覆盖部分第一区域110，以裸露出第二区域120与第四区域140以及第一区域110中对应于牺牲图案114末端的间隙壁118(未绘示)。掩模层242例如是图案化光刻胶层，其形成方法例如是利用第二光罩(未绘示)进行光刻工艺。以掩模层242为掩模，移除第二区域120与第四区域140中的间隙壁118，并同时移除第一区域110中的部分间隙壁118，以切断对应于牺牲图案114末端的间隙壁118的回路。接着，移除掩模层242。移除掩模层242的方法例如是进行湿法刻蚀工艺。
[0096]请参照图3E、图3F及图3G，然后，在基底100上形成掩模层250，掩模层250覆盖邻近第二区域120与第四区域140的部分第一区域110。掩模层250例如是图案化光刻胶层，其形成方法例如是 利用第三光罩(未绘示)进行光刻工艺。以掩模层250与剩余的间隙壁118为掩模，移除部分目标层102，以形成图案化目标层112。移除部分目标层102的方法例如是进行干法刻蚀工艺，详细来说，以掩模层250与剩余的间隙壁118为掩模，移除部分目标层102，以在第一区域110上形成多个第一目标图案112a，且在邻近于第二区域120与第四区域140的部分第一区域110上分别形成第二目标图案112b。在一实施例中，各第二目标图案112b的一侧边Illa由剩余的间隙壁118中的一个定义，另一侧边Illb由掩模层250 (或第三光罩)定义。第一目标图案112a的线宽例如约5纳米至80纳米，第二目标图案112b的线宽例如大于约80纳米。在一实施例中，第一目标图案112a作为存储器的字线，且第二目标图案112b作为存储器的选择栅极。接着，移除掩模层250与剩余的间隙壁118。移除掩模层250的方法例如是进行湿法刻蚀工艺。移除剩余的间隙壁118的方法例如是进行干法刻蚀工艺或湿法刻蚀工艺。
[0097]图4为根据本发明的图案化的方法与用现有方法所得的关键尺寸均匀度的结果比较图。曲线410为使用现有方法所得的关键尺寸(即，字线线宽)的分布，而曲线420为使用根据本发明的图案化的方法所得的关键尺寸(即，字线线宽)的分布。图中的字线位置为单元区中字线位置的依序编码，曲线410、420的两端点分别为单元区中邻近周边区的两字线。在图4的曲线410中，现有方法(诸如使用图2A所示的原始光罩数据202来形成掩模层)的关键尺寸的分布范围大于10纳米，而在图4的曲线420中，根据本发明的图案化的方法(诸如使用图2C (或图2C-1或图2C-2)所示的光罩数据206 (或光罩数据206-1或光罩数据206-2)来形成掩模层)的关键尺寸的分布范围小于3纳米。因此，根据本发明的图案化的方法可改善现有方法在字线的最边缘位置处的关键尺寸不易精确控制的问题，而具有较佳的关键尺寸均匀度。
[0098]综上所述，在本发明的图案化的方法及存储器元件的形成方法中，是先将原始光罩数据中的密集区域的选择栅极移除，并在被移除区域及邻近密集区域的空旷区域中加入相同线宽与相同间距的多个虚设图案，以形成经修改的光罩数据。通过经修改的所述光罩来定义字线。因最边缘位置的字线邻近于具有相同线宽与相同间距的虚设图案，因此本发明的图案化的方法及存储器元件的形成方法可避免现有技术在字线的最边缘位置处的关键尺寸不易精确控制(关键尺寸均匀度不佳)的问题。接着，移除不需要的虚设图案。然后，形成选择栅极。如此一来，可在不改变光罩数目的情况下，使得存储器的字线具有较佳的关键尺寸均匀度。
[0099]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中普通技术人员，在不脱离本发明的精神和范围内，当可作部分的更改与修饰，故本发明的保护范围当视权利要求所 界定者为准。
【权利要求】
1.一种图案化的方法，其特征在于，包括: 提供一基底，上述基底具有第一区域与第二区域； 在上述基底上依序形成目标层、牺牲层及第一掩模层，其中上述第一掩模层具有位于上述第一区域中的多个第一掩模图案以及位于上述第二区域中的多个第二掩模图案； 以上述第一掩模层为掩模，移除部分上述牺牲层，以形成多个牺牲图案； 移除上述第一掩模层； 在各牺牲图案的各侧壁上形成间隙壁； 移除上述牺牲图案； 至少移除上述第二区域中的上述间隙壁； 在上述基底上形成第二掩模层，覆盖邻近上述第二区域的部分上述第一区域； 以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层，以在上述第一区域上形成多个第一目标图案，且在邻近于上述第二区域的部分上述第一区域上形成第二目标图案；以及 移除上述第二掩模层与剩余的上述间隙壁。
2.根据权利要求1所述 的图案化的方法，其中上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。
3.根据权利要求1所述的图案化的方法，其中上述第一区为单元区，而上述第二区为周边区。
4.根据权利要求1所述的图案化的方法，其中:上述基底还具有第三区域，其中上述第二区域位于上述第一区域与上述第三区域之间； 上述第一掩模层还具有位于上述第三区域中的多个第三掩模图案； 上述第二掩模层还覆盖邻近上述第二区域的部分上述第三区域；以及以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层，还包括在上述第三区域上形成多个第三目标图案，且上述第二目标图案还形成在邻近于上述第二区域的部分上述第三区域上。
5.根据权利要求4所述的图案化的方法，其中上述第一区与上述第三区为单元区，上述第二区为周边区。
6.根据权利要求4所述的图案化的方法，其中上述第二目标图案的一侧边分别由剩余的上述间隙壁中的一个定义，另一侧边分别是由上述第二掩模层定义。
7.根据权利要求4所述的图案化的方法，其中上述第一掩模图案及上述第三掩模图案具有相同线宽与相同间距。
8.根据权利要求4所述的图案化的方法，其中上述第一掩模图案及上述第三掩模图案具有不同线宽或不同间距。
9.根据权利要求4所述的图案化的方法，其中邻近上述第一区域的部分上述第二掩模图案与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。
10.根据权利要求4所述的图案化的方法，其中邻近上述第三区域的部分上述第二掩模图案与上述第三区域的上述第三掩模图案具有相同线宽与相同间距。
11.根据权利要求4所述的图案化的方法，其中至少移除上述第二区域中的上述间隙壁的方法包括:在上述基底上形成第三掩模层，覆盖部分上述第一区域与部分上述第三区域，以至少裸露出上述第二区域； 以上述第三掩模层为掩模，移除上述第二区域中的上述间隙壁，并同时移除上述第一区域与上述第三区域中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路；以及 移除上述第三掩模层。
12.根据权利要求1所述的图案化的方法，其中: 上述基底还具有第四区域，上述第一区域位于上述第二区域与上述第四区域之间； 上述第一掩模层还具有位于上述第四区域中的多个第三掩模图案； 上述第二掩模层还覆盖邻近上述第四区域的部分上述第一区域；以及以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层还包括在邻近于上述第四区域的部分上述第一区域上形成上述第二目标图案。
13.根据权利要求12所述的图案化的方法，其中上述第一区为单元区，上述第二区与上述第四区为周边区。
14.根据权利要求12所述的图案化的方法，其中上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。
15.根据权利要求12所述的图案化的方法，其中邻近上述第一区域的部分上述第二掩模图案以及邻近上述第四区域的部分上述第三掩模图案，与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。
16.根据权利要求12所述的图案化的方法，其中至少移除上述第二区域中的上述间隙壁的方法包括: 在上述基底上形成第三掩模层，覆盖部分上述第一区域，以至少裸露出上述第二区域与上述第四区域； 以上述第三掩模层为掩模，移除上述第二区域与上述第四区域中的上述间隙壁，并同时移除上述第一区域中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路；以及 移除上述第三掩模层。
17.根据权利要求1所述的图案化的方法，其中邻近上述第一区域的部分上述第二掩模图案，与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。
18.根据权利要求1所述的图案化的方法，在形成上述第一掩模层之后及在形成上述牺牲图案之前，还包括削减上述第一掩模层，其中削减上述第一掩模层的方法包括进行刻蚀工艺。
19.根据权利要求1所述的图案化的方法，其中至少移除上述第二区域中的上述间隙壁的方法包括: 在上述基底上形成第三掩模层，覆盖部分上述第一区域，以至少裸露出上述第二区域； 以上述第三掩模层为掩模，移除上述第二区域中的上述间隙壁，并同时移除上述第一区域中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路；以及移除上述第三掩模层。
20.根据权利要求1所述的图案化的方法，其中形成上述第一掩模层的方法包括通过光罩在上述牺牲层上形成上述第一掩模层。
21.根据权利要求20所述的图案化的方法，其中上述光罩的形成方法包括: 将原始光罩数据中的用于定义上述第二目标图案的数据移除；以及 在被移除区域及相邻的空旷区域中加入多个虚设图案数据。
22.—种存储器元件的形成方法，其特征在于，包括: 提供基底，上述基底具有至少一单元区与至少一周边区； 在上述基底上依序形成目标层、牺牲层及第一掩模层，其中上述第一掩模层具有位于上述单元区中的多个第一掩模图案及位于上述周边区中的多个第二掩模图案； 以上述第一掩模层为掩模，移除部分上述牺牲层，以形成多个牺牲图案； 移除上述第一掩模层； 在各牺牲图案之各侧壁上形成间隙壁； 移除上述牺牲图案； 至少移除上述周边区中的上述间隙壁； 在上述基底上形成第二掩模层，覆盖邻近上述周边区的部分上述单元区； 以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层，以在上述单元区上形成多个字线，且在邻近上述周边区的部分上述单元区上形成多个选择栅极；以及移除上述第二掩模层与剩余的上述间隙壁。
23.根据权利要求22所述的存储器元件的形成方法，其中上述第一掩模图案及上述第二掩模图案具有相同线宽与相同间距。
24.根据权利要求22所述的存储器元件的形成方法，其中邻近上述单元区的部分上述第二掩模图案与上述单元区的上述第一掩模图案具有相同线宽与相同间距。
25.根据权利要求24所述的存储器元件的形成方法，其中上述周边区中的上述第二掩模图案呈镜像对称。
26.根据权利要求22所述的存储器元件的形成方法，其中在形成上述第一掩模层之后及在形成上述牺牲图案之前，还包括削减上述第一掩模层，且削减上述第一掩模层的方法包括进行刻蚀工艺。
27.根据权利要求22所述的存储器元件的形成方法，其中至少移除上述周边区中的上述间隙壁的方法包括: 在上述基底上形成第三掩模层，覆盖部分上述单元区，以至少裸露出上述周边区； 以上述第三掩模层为掩模，移除上述周边区中的上述间隙壁，并同时移除上述单元区中的部分上述间隙壁，以切断对应于上述牺牲图案末端的上述间隙壁的回路；以及移除上述第三掩模层。
28.根据权利要求22所述的存储器元件的形成方法，其中各选择栅极的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。
29.根据权利要求22所述的存储器元件的形成方法，其中形成上述第一掩模层的方法包括通过光罩在上述牺牲层上形成上述第一掩模层。
30.根据权利要求29所述的存储器元件的形成方法，其中上述光罩的形成方法包括: 将原始光罩数据中的用于定义上述选择栅极的数据移除；以及在 被移除区域及相邻的空旷区域中加入多个虚设图案数据。
【文档编号】H01L21/77GK104022021SQ201310176237
【公开日】2014年9月3日 申请日期:2013年5月14日 优先权日:2013年3月1日
【发明者】蔡仁祥 申请人:华邦电子股份有限公司