半导体器件的制作方法

半导体器件的制作方法
【专利摘要】本发明涉及半导体器件。具体地，本发明提供一种垂直二极管，包括衬底；n层和p层，设置在衬底的顶面上的n层和p层由GaN形成；形成在衬底的背面上的n电极；以及形成在p层的表面上的p电极。在器件的外周形成有台阶。形成有连续地覆盖台阶的侧表面和底表面的保护膜。在台阶的侧表面和底表面上经由保护膜形成有待连接至p电极的场板电极。当从PN结界面到台阶的底表面上的保护膜的表面的距离定义为h(μm)、保护膜的介电常数定义为εs、以及在台阶的侧表面上的PN结界面处的保护膜的厚度定义为d(μm)时，(εs·h)/d为4或更大并且εs/d为3或更大。
【专利说明】半导体器件
【技术领域】
[0001]本发明涉及具有场板结构的垂直半导体器件，具体地，上述半导体器件的特征在于台阶的深度和在场板结构中的保护膜的厚度。
【背景技术】
[0002]半导体器件如二极管或FET根据其结构可以分为两种类型:垂直型和水平型，垂直型沿着垂直于主表面的方向建立电连续性，水平型沿着平行于主表面的方向建立电连续性。与水平型相比，垂直型具有更多的优点，如高击穿电压或提高的面积效率。在具有PN结结构的垂直型半导体器件中，PN结界面在台阶的侧表面上露出。当施加反向电压时，在上述PN结界面的末端集中有大的电场而导致半导体器件的击穿电压无法达到设计值的问题。因此，通过使用场板结构来降低PN结界面的末端的电场集中。在这样的情况下，场板结构包括保护膜和场板电极，保护膜覆盖台阶的侧表面和底表面，场板电极经由保护膜覆盖台阶的侧表面和底表面。
[0003]非专利文献I公开了一种由具有场板结构的第III族氮化物半导体形成的垂直PN
二极管。
[0004]专利文献I公开了一种由具有场板结构的SiC形成的垂直M0SFET。在该专利申请中，没有具体考虑台阶的击穿电压和深度。
[0005]专利文献1:日本公开特许公报(kokai)第2012-19188号。
[0006]非专利文献1:Kazuki Nomoto 等人，Phys.Status Solidi A208, N0.7,1535-1537(2011)。
[0007]然而,在非专利文献I和专利文献I中没有深入考虑适合于高击穿电压的场板结构，例如保护膜的厚度或台阶的深度。只使用场板结构不足以实现所设计的高击穿电压性倉泛。

【发明内容】

[0008]鉴于上述内容，本发明的一个目的是提高具有场板结构的垂直半导体器件的击穿电压性能。
[0009]在本发明的第一方面中，提供具有PN结结构、设置在器件外周处的台阶(由台面和台阶形成)、以及在台阶侧表面上露出的PN结界面的垂直半导体器件，其中，形成有连续地覆盖台阶的侧表面和底表面的介电保护膜，形成有经由保护膜连续地覆盖台阶的侧表面和底表面的场板电极，并且当从PN结界面到在台阶的底部处的保护膜的表面的距离定义为h ( μ m)，并且保护膜的介电常数定义为ε s，在台阶的侧表面上的PN结界面处的保护膜的厚度定义为d(ym)时，(ε s.h)/d为4或更大，并且ε s/d为3(1/μπι)或更大。
[0010]( ε s 4)/(1和ε s/d是由发明人引入以评估器件的击穿电压的指数。这样使得能够准确地评估器件的击穿电压。当(es*h)/d为4或更大并且es/d为3(1/μπι)或更大时，可以实现设计的高击穿电压性能。更优选地，(ε s 4)/(1为4或更大并且ε s/d为4(1/μπι)或更大。还优选地，(es*h)/d为5或更大，并且es/dSlO(l/ym)或更大。(es*h)/d和ε s/d的上限可以在半导体器件可以执行其功能的范围内。此外，期望的距离h的范围是大于O μ m且不小于1mm。以及,期望的厚度d的范围是0.005 μ m至1mm。更优选地，h为
0.0025 μ m 至 100 μ m。以及，厚度 d 为 0.01ym 至 100 μ m。
[0011]保护膜可以包括单个层或多个层。在单个层的情况下，可以使用SiNx、Al203、Hf02、ZrO2, AIN、HfON, ZrON 及其它。在多个层的情况下，可以使用 Al203/Si02、Si02/Zr02、SiO2/Al2O3' Si02/Hf02、Si02/Zr0N、SiN/Si02、Al203/Zr02、SiN/Si02/Zr02、Si02/Al203/Hf02 及其它。当使用高介电常数材料如HfO2作为保护膜时，可以减小保护膜的厚度。因此，可以减小台阶的深度，并且可以缩短形成台阶所用的时间。当保护膜包括多个层时，厚度d是这些层的总厚度，并且es是有效介电常数。
[0012]优选地，保护膜在台阶的侧表面上的PN结界面处的厚度小于在台阶的底部处的厚度。在台阶的侧表面上的PN结界面处的保护膜的厚度越小，减小在台阶的侧表面上的PN结界面处的电场集中的效果就越好。
[0013]优选地，台阶的底部边缘被圆化。当边缘被圆化时，在边缘处的电场的集中减小，由此提高了击穿电压。类似地，优选台阶的顶部边缘被圆化。终端结构(台阶)是其中通过在器件末端的沟槽或台面(例如台阶或器件隔离沟槽)来暴露半导体层的侧表面和底表面的结构。因此，台阶包括在侧表面和底表面两者上具有两个台阶的沟槽。上述沟槽可以包括多个沟槽。
[0014]可以使用Al、N1、Au、TiN或多晶硅作为场板电极。具体地，优选地使用与保护膜粘附性优越的材料。例如，对 于SiO2而言使用Al。
[0015]在本发明中，PN结包括在P层和η层之间具有其它层结构的结构和其中P型导电P层与η型导电η层直接接触的结构。例如，在本发明中，具有由在P层和η层之间的本征半导体形成的i层的结构也称为PN结。此外，在P层和η层之间可以存在轻掺杂的η层或P层。在这些情况下，根据作为PN结界面的P层和其它层之间的界面来定义距离h。当多个PN结界面在台阶的侧表面上露出时，耗尽层从P层到η层延伸最多的界面定义为基准面。
[0016]本发明的半导体器件可以由任意半导体材料形成，例如，第III族氮化物半导体(如GaN、AlGaN以及InGaN)、第II1-V族半导体(如GaAs或GaP)、第IV族半导体(如Si和SiC)，第I1-VI族半导体(如ZnO)、以及有机半导体。
[0017]本发明可以应用于具有PN结和其中PN结界面在台面的侧表面上露出的任意结构的半导体器件，例如，PN 二极管、PIN 二极管、FET、双极型晶体管及其它。
[0018]本发明的第二方面涉及根据本发明的第一方面的垂直半导体器件的一个特定实施方案，其中，h/d为0.5或更大。
[0019]h/d是由发明人引入以评估器件的击穿电压的指数，由此来对提高击穿电压所需的距离h和保护膜的厚度d进行评估。当该指数h/d为0.5或更大时，可以实现设计的高击穿电压性能。更优选地，0.5 ^ h/d ^ 3,并且还优选地，I ^ h/d ^ 2ο
[0020]本发明的第三方面涉及根据本发明的第一方面或第二方面的垂直半导体器件的一个特定实施方案，其中在台阶底表面和台阶侧表面之间的角度是70°至90°。
[0021]本发明的第四方面涉及根据本发明的第一方面至第三方面的垂直半导体器件的一个特定实施方案，其中台阶的底部边缘被圆化。[0022]本发明的第五方面涉及根据本发明的第一方面至第四方面的垂直半导体器件的一个特定实施方案，其中在台阶的侧表面上的PN结界面处的保护膜的厚度小于在台阶的底表面处的保护膜的厚度。
[0023]本发明的第六方面涉及根据本发明的第一方面至第五方面的垂直半导体器件的一个特定实施方案，其中半导体器件由第III族氮化物半导体形成。
[0024]本发明的第七方面涉及根据本发明的第一方面至第六方面的垂直半导体器件的一个特定实施方案，其中半导体器件是PN 二极管。
[0025]本发明的第八方面涉及根据本发明的第一方面至第六方面的垂直半导体器件的一个特定实施方案，其中，半导体器件是垂直晶体管。
[0026]根据本发明，在台阶侧表面上露出的PN结界面附近，不能形成足够大的电场豫驰区，而且电场的集中减小，由此进一步提高击穿电压。
[0027]根据本发明的第二方面，可以适当地设置台阶的深度和保护膜的厚度，由此实现高击穿电压性能。
[0028]根据本发明的第三方面，可以进一步提高击穿电压。
[0029]根据本发明的第四方面，可以减小在台阶的底部边缘处的电场的集中，由此进一步提高击穿电压。
[0030]如在本发明的第五方面中那样，还可以通过改变在形成位置处的保护膜的厚度来提高器件的击穿电压。
【专利附图】

【附图说明】
[0031]本发明的各种其它目的、特征以及许多附带的优点将容易理解，这是因为在结合附图进行考虑的情况下，参考下面的优选实施方案的详细描述，本发明的各种其它目的、特征以及许多附带的优点变得更好理解，附图中:
[0032]图1示出根据实施方案I的垂直半导体器件的构造；
[0033]图2是示出击穿电压和距离h之间的关系的图表；
[0034]图3是示出击穿电压和(ε s.h)/d之间的关系的图表；
[0035]图4是台阶15的放大图；
[0036]图5是示出击穿电压和ε s/d之间的关系的图表；
[0037]图6示出距离h和厚度d的定义；
[0038]图7示出根据实施方案2的垂直沟槽栅MOSFET的构造。
【具体实施方式】
[0039]下面将参考附图描述本发明的具体实施方案。然而，本发明不限于这些实施方案。
[0040]实施方案I
[0041]图1示出根据实施方案I的垂直二极管的构造。如图1所示，根据实施方案I的垂直二极管包括衬底10、设置在衬底10上的η层11以及设置在η层11上的ρ层12。在衬底10的与其上形成η层11的表面相反的表面上形成与衬底10接触的η电极13，并且在P层12的一部分上形成ρ电极14。根据实施方案I的垂直二极管具有包括保护膜16和场板电极17的场板结构。根据实施方案I的垂直二极管在平面图中是直径为200 μ m的圆形。在平面图中的形状不限于圆形，还可以是矩形。在矩形的情况下，优选地，各个角被圆化，由此提高击穿电压性能。
[0042]衬底10包括n-GaN。除了 n_GaN以外，可以使用具有导电性并且用作第III族氮化物半导体的生长衬底的任意材料的衬底。例如，可以使用ZnO或Si。然而，就晶格匹配而言，在本实施方案中优选使用GaN衬底。
[0043]η层11包括n__GaN，p层12包括p+_GaN。η层11和ρ层12可以包括具有不同杂质浓度的多个层。η层11和ρ层12可以包括具有不同组成比的多个第III族氮化物半导体层。在η层11和ρ层12之间可以形成其它层，例如，具有本征导电性的i层。
[0044]优选地，η层11的η型杂质浓度为1/1000或小于P层12的ρ型杂质浓度。耗尽层从η层11和ρ层12之间的PN结界面19延伸，由此减小η层11和ρ层12的结构对击穿电压性能的影响。这有助于根据实施方案I的垂直二极管的高击穿电压的设计。
[0045]η电极13包括Ti/Al,并且ρ电极14包括Ni/Au。此处,“/”表示层的沉积。A/B表示在层A形成之后形成层B。下文中，在对材料的描述中应用该表示法。优选地，η电极13由与η型第III族氮化物半导体产生欧姆接触的材料形成。例如，可以使用Ti/Al/Ni/Au、TiN/Al以及Pd/Ti/Al。优选地，ρ电极14由与ρ型第III族氮化物半导体产生欧姆接触的材料形成。可以使用如Pd/Au以及Co/Au等材料。
[0046]沿着形成台面的器件的外围形成台阶15，即，深沟槽隔离。台阶15形成为具有从ρ层12的表面(形成ρ电极14的表面)延伸到η层11的深度。因此，在ρ层12和η层11之间的PN结界面19的端部19a在台阶15的侧表面15a上露出。台阶15的侧表面15a可以与台阶15的底表面15b垂直或成角度。当成角度时，即，侧表面15a倾斜时，侧表面15a的电场强度降低，由此提高击 穿电压。优选地，台阶15的侧表面15a相对于台阶15的底表面15b倾斜70。至90。。
[0047]如图4所示，优选地，台阶15的底部边缘15c (在台阶15的侧表面15a和底表面15b之间的边界)被圆化。边缘15c的这样的圆化可以减小在边缘处的电场集中，由此提高击穿电压。在形成台阶15时可以通过控制干蚀刻条件来将台阶15的底部边缘15c圆化。在对边缘15c进行圆化时，曲率半径优选地为0.01 μ m或更大。类似地，优选台阶15的顶部边缘15d(在台阶15的侧表面15a和ρ层12之间的边界)被圆化。
[0048]构成场板结构的保护膜16形成为连续地覆盖台阶15的底表面15b和侧表面15a。此外，在P层12的表面(与P电极14接触的表面)上的台阶15的侧表面15a附近的部分处也形成保护膜16。保护膜16不一定形成在ρ层12的表面上，只要保护膜16形成为连续地覆盖台阶15的底表面15b和侧表面15a即可。
[0049]保护膜16可以包括多个层或单个层。在单个层的情况下，例如，可以使用SiNx、Al2O3' HfO2, ZrO2, AIN、HfON, ZrON0 在多个层的情况下，例如，可以使用 Al203/Si02、SiO2/ZrO2, Si02/Zr0N、Si02/Al203、Si02/Hf02、SiN/Si02、Al203/Zr02、SiN/Si02/Zr02 以及 SiO2/Al203/Hf02。当使用高介电常数材料如HfO2作为保护膜16时，可以减小保护膜16的厚度，导致可以减小台阶15的深度。这可以缩短形成台阶15所用的时间，并且可以减小形成台阶15的难度。
[0050]保护膜16在侧表面15a处的厚度(在侧表面15a处沿着垂直于侧表面15a的方向的厚度)和在底表面15b处的厚度(在底表面15b处沿着垂直于底表面15b的方向的厚度)可以不同。特别优选地，如图4所示，保护膜16的厚度在侧表面15a处较小并且在底表面15b处较大。保护膜16在侧表面15a处的厚度越小，击穿电压就越高。优选地，保护膜16在底表面15b的厚度较大以减小在底表面15b上的经由保护膜16形成的场板电极17的端部17a的电场集中。因此，优选地，保护膜16形成为使得在侧表面15a处的厚度小于在底表面15b处的厚度。通过形成包括多个层的保护膜可以调整整个保护膜16的介电常数，由此有助于实现期望击穿电压的设计。
[0051]构成场板结构的场板电极17形成为经由保护膜16连续地覆盖台阶15的底表面15b和侧表面15a以及ρ层12的表面。此外，场板电极17还形成为连续地覆盖P层12的没有形成保护膜16的表面以及ρ电极14的表面,从而使场板电极17和ρ电极14连接。场板电极17的端部17a经由保护膜16设置在台阶15的底表面15b上。
[0052]由于场板结构包括保护膜16和场板电极17，所以在将反向电压施加到η电极13和P电极14时，也将反向电压施加到连接到P电极14的场板电极17,由此在与台阶15的侧表面15a和底表面15b邻近的η层11中形成耗尽层。这样的场板结构可以提高击穿电压。
[0053]场板电极17包括Al并且具有700nm的厚度。场板电极17可以由具有导电性以及与保护膜16有良好粘附性的任意材料形成。除了 Al以外，可以使用N1、Au、TiN或多晶硅。场板电极17被设置为与ρ层12的在没有形成保护膜16和ρ电极14的露出的ρ层12的部分上的表面接触。然而，通过用保护膜16或ρ电极14覆盖ρ层12的表面可以不露出P层12的部分，使得场板电极17与ρ层12的表面不直接接触。场板电极17在形成位置处可以具有不同的厚度。例如，在侧表面15a处和在底表面15b处的场板电极17的厚度可以不同。
[0054]在根据实施方案I的垂直二极管中，当保护膜16的相对电容率(下文中，称为“介电常数”)定义为ε s，在台阶15的侧表面15a上的PN结界面19a处的厚度(从在台阶15的侧表面15a上的PN结界面19a到保护膜16的表面的最短距离)定义为d( μ m)，并且从在台阶15的底表面15b上的保护膜16的表面16a(在台阶15的底表面15b上露出的与η层11相对的表面)到PN结界面19的距离(沿着垂直于PN结界面19的方向的距离)定义为1ι(μ m)时，台阶15和场板结构形成为满足(ε s.h)/d≥4并且ε Jd≥3。此处,当保护膜16由多个层形成时，厚度d是这些层的总厚度，并且es是有效介电常数。当场板结构形成为使得ε s、d以及h满足上述条件时，根据实施方案I的垂直二极管可以实现设计的高击穿电压性能。此外，通过将介电常数es和厚度d之间的相关指数es/d设为3或更大可以获得预定的击穿电压。对于保护膜16的介电常数es来说，当保护膜16太厚时，通过场板结构来减小电场集中的效果降低，并且有时不能获得预定的击穿电压。更优选地，(ε s.h)/d为4或更大，并且ε Jd为4(1/μ m)或更大。还优选地，(ε s.h)/d为5或更大，并且es/d为10(1/μπι)或更大。(fhVd和es/d的上限可以设置为半导体器件可以执行其功能的范围内的任意值。
[0055]保护膜16的厚度取决于保护膜16的材料或形成方法以及台阶15的形状(其有时不是恒定的)。在这样的情况下，在定义距离h和厚度d时存在不定性(ambiguity),这影响对击穿电压的评估。因此，在本发明中，距离h和厚度d定义如下。厚度d是从在台阶15的侧表面15a上露出的PN结界面19a到保护膜16的表面的最短距离。厚度d不一定是保护膜16的沿着垂直于台阶15的侧表面15a的方向的厚度。距离h按照如下三种情况进行定义:
[0056]（1)当在台阶15的底表面15b处的保护膜16的厚度dQ(沿着垂直于底表面15b的方向上的厚度)在台阶15的侧表面15a的邻近处(例如，在从侧表面15a算起距离为ε s/3或更小的范围内)恒定时，
[0057]在这样的情况下，通过从底表面15b和PN结界面19之间的高度h0 (沿着垂直于底表面15b的方向的距离)减去在台阶15的底表面15b处的保护膜16的厚度Cltl所获得的距离定义为h(参考图1)。
[0058](2)当在保护膜16的台阶15的侧表面15a的邻近处在台阶15的底表面15b处的保护膜16的厚度随着更接近于台阶15的侧表面15a而更小时(参考图6A)，
[0059]在这样的情况下，通过从底表面15b和PN结界面19之间的高度Iitl减去在保护膜16的台阶15的侧表面15a的邻近处在台阶15的底表面15b处的保护膜16的最小厚度dQ所获得的距离定义为h(参考图6A)。
[0060](3)当在保护膜16的台阶15的侧表面15a的邻近处在台阶15的底表面15b处的保护膜16的厚度随着更接近于台阶15的侧表面15a而更大时(参考图6B)，
[0061]在这样的情况下，保护膜16的其中从在台阶15的侧表面15a上露出的PN结界面19a算起距离为ε s/3的表面定义为16a，在表面16a处的保护膜16的厚度定义为(V通过从底表面15b和PN结界面19之间的高度Iitl中减去厚度Cltl所获得的距离定义为h (参考图 6B)。
[0062]距离h和厚度d被设置为满足h/d≥0.5。如果距离h小并且不能满足h/d≥0.5时，则不能形成足够大的电场豫驰区，由此不能提高器件的击穿电压。如果距离h足够大并且满足h/d > 3时，则提高击穿电压的效果达到饱和。此外，形成台阶15需要花费时间，或形成台阶15的难度增加了。因此，优选地，0.5 ≤ h/d ≤ 3，并且还优选地，1≤h/d ≤ 2。
[0063][实验数据]
[0064]下文将描述支持通过满足(ε s 4)/(1≥4并且ε s/d≥3来实现高击穿电压性能的实验数据。
[0065]通过将击穿电压的设计值设为1200V，制造具有下述不同结构的多个样品，并且测量根据实施方案I的垂直二极管中的击穿电压。在每个样品中，η层11具有相同的结构，厚度为10μm并且Si浓度为1.6X1016/Cm3。保护膜16包括介电常数为4的Si02。另一方面，在每个样品中，P层12的结构和台阶15的深度是不一样的。在样品I和2中，ρ层12是由厚度为0.25 μ m并且Mg浓度为lX102°/cm3的P+-GaN形成的单个层。在样品I中，保护膜16的厚度d为400nm，而在样品2中，保护膜16的厚度d为600nm。在样品3至样品6中，ρ层12具有两层结构，其中，ρ-层和P+层被依次沉积在η层上，ρ-层具有0.5 μ m的厚度和1 X101Vcm3的Mg浓度，p.层具有0.1ym的厚度和1 X102Vcm3的Mg浓度。在样品3中保护膜16的厚度d设为400nm，在样品4中为600nm，在样品5中为800nm，以及在样品6中为1200nm。在样品2、3和5中，通过改变距离h来测量击穿电压。
[0066]图2是示出在上述样品中击穿电压与距离h的相关性的图表。当距离h为负时，保护膜16的表面16a位于比PN结界面19更高的位置(当保护膜16的表面16a位于PN结界面19的ρ层12 —侧时)。观察到样品3的击穿电压几乎正比于距离h而增加。同样在样品5中，击穿电压几乎正比于距离h而增力卩。然而，样品3和样品5之间的击穿电压的增加的倾斜度不同。该倾斜度的差异被认为是由保护膜16的厚度d引起的。在每个样品中，保护膜16是由相同的材料SiO2B成的。然而，当保护膜16由具有不同介电常数的材料形成时，被认为也会影响击穿电压。
[0067]因此，发现不能通过只改变距离h来精确地评估垂直二极管的击穿电压性能。
[0068]因此，考虑到保护膜16的材料(介电常数ε s)或厚度d以及距离h，发明人提出了通过引入两个指数(ε s.h)/d和ε s/d来评估击穿电压的思想。
[0069]图3是示出击穿电压与(ε s.h)/d的相关性的图表。如图3所示，在所有的样品中，击穿电压正比于指数(ε s.1ι)/(1而增加，并且各个样品的倾斜度几乎无变化。因此，发现通过指数(ε s.h)/d可以更加精确地评估垂直二极管的击穿电压。从图3中清楚地看到，当(ε s*h)/d≤4时，可以获得1200V或更大的击穿电压，并且可以实现设计的高击穿电压性能。
[0070]然而，只通过指数(es*h)/d不足以 评估击穿电压。这是因为当保护膜16对于介电常数ε s来说太厚时，由于场板结构而减小电场的集中的效果降低，即使满足(ε s.h)/d ^ 4时也是如此。
[0071]测量击穿电压与ε s/d的相关性。图5是示出测量结果的图表。菱形图标(plot)示出h = 0.5并且d = 0.4的情况,正方形图标示出h = 1.0和d = 1.0的情况,并且三角形图标示出h = 1.4和d = 1.4的情况。如图5所示，当ε s/d≤3时,击穿电压为约1200V,并且可以实现设计的高击穿电压性能。当es/d小于3(1/μπι)时，击穿电压减小到低于1200V。在正方形图标和三角形图标两种情况下，满足(ε s 4)/(1 = 4，并且(ε s *h)/d≤4。然而，在正方形图标的情况下，击穿电压为设计的约1200V，并且实现了设计的击穿电压。相反，在三角形图标的情况下，击穿电压为约1020V，而不能获得设计的击穿电压。从该结果中发现只有条件(ε s 4)/(1不足以作为评估击穿电压的指数，所以除了条件(ε s 4)/(1以外必须在考虑条件ε s/d的情况下评 估击穿电压。
[0072]从上面的实验数据中发现通过使用两个指数(ε s 4)/(1和ε s/d可以精确地评估击穿电压，并且当满足(ε s.h)/d≤4并且ε s/d≤3时，可以实现设计的高击穿电压性能。从该实验数据中还发现因为通过使用高电介质接触材料如HfO2作为保护膜可以减小厚度d，所以可以减小距离h。如果可以减小距离h，则可以分别缩短和减小形成台阶15的时间和难度。
[0073]实施方案2
[0074]图7示出根据实施方案2的垂直沟槽栅MOSFET的构造。根据实施方案2的垂直沟槽栅包括衬底20、形成在衬底20上的n-GaN的η层21、形成在η层21上的ρ-GaN的ρ层22、以及形成在ρ层22上的n-GaN的高浓度η层23。其同样具有沟槽栅。也就是说，形成有从高浓度η层23的表面(与ρ层22的表面相对的表面)穿过ρ层22延伸到η层21的沟槽24。形成有连续地覆盖η层23的表面、沟槽24的侧表面和底表面上的沟槽24的开口的邻近处的栅极绝缘膜25。形成有与沟槽24内部的栅极绝缘膜25接触的栅电极26。
[0075]在高浓度η层23的表面上，形成有达到P层22的沟槽27，并且设置有与高浓度η层23和ρ层22两者接触的源电极28。因此，源电极28可以从ρ层22适当地吸收空穴，并且使击穿电压稳定。在衬底20的背面上(与形成η层21的表面相对的表面)形成有漏电极29。[0076]沿着根据实施方案2的垂直沟槽栅MOSFET器件的外周形成有台阶30。通过台阶30形成器件的台面。台阶30可以是在沟槽的两侧上具有两个台阶的沟槽。台阶30具有从高浓度η层23延伸到η层21的深度。在台阶30的侧表面上，暴露出η层21和ρ层22之间的结界面以及P层22和高浓度η层23之间的结界面。[0077]根据实施方案2的垂直沟槽栅MOSFET另外具有场板结构。场板结构包括保护膜31和场板电极32。保护膜31形成为连续地覆盖台阶30的底表面30b和侧表面30a以及高浓度η层23的表面的台阶30的侧表面30a的邻近处。场板电极32形成为连续地覆盖台阶30的底表面30b和侧表面30a，并且经由在η层23上的保护膜31覆盖高浓度η层23的表面，并且场板电极32与源电极28接触。
[0078]下面将详细描述根据实施方案2的垂直沟槽栅MOSFET的结构。
[0079]高浓度η层23具有高η型杂质浓度以获得与源电极28的良好的欧姆接触。例如，杂质浓度为1.0X IO1Vcm3至1.0X 102°/cm3。ρ层22的ρ型杂质浓度低于或等于高浓度η层23的η型杂质浓度，例如，ρ型杂质浓度为1.0\1017/。!113至1.(^102°/(^3。η层21的η型杂质浓度低于P层22的ρ型杂质浓度，例如，η型杂质浓度为1.0 X IO1Vcm3至1.0 X IO17/cm3。因为高浓度η层23、ρ层22以及η层21被设计成具有这样的杂质浓度，所以几乎全部耗尽层都从ρ层22和η层23之间的PN结界面34向η层21延伸。设计这样的杂质浓度减小了 η层23、ρ层22以及η层21的结构对击穿电压性能的影响，并且有利于根据实施方案2的垂直沟槽栅MOSFET的击穿电压的设计。
[0080]衬底30、源电极28以及漏电极29可以与实施方案I的衬底10以及η电极13具有相同的结构和其变型结构。在实施方案2中，沟槽27形成为使得源电极28与高浓度η层23和ρ层22两者接触。然而，源电极28可以只与高浓度η层23接触，或者除了源电极28以外，可以单独地形成与ρ层22接触的用于从ρ层22吸收空穴的电极。
[0081]栅极绝缘膜25可以由任意材料形成，只要材料是绝缘的即可，例如Si02。栅电极26可以由任意材料形成，只要材料是导电的即可，例如Al、A1、Au、TiN以及多晶硅。
[0082]台阶30和场板结构具有与实施方案I的台阶15和场板结构相同的结构。其变型实施例也是适用的。具体地，台阶30和场板结构形成为满足(ε s.h)/d≤4并且ε s/d≤3。然而，PN结界面33和34中的耗尽层的从ρ层22到η层21延伸最多的PN结界面33被定义为对于距离h和厚度d的基准面。如在实施方案I中，使用PN结界面33作为基准面来定义距离h和厚度d。
[0083]因为台阶30和场板结构形成为满足(ε s.h)/d≤4并且ε s/d≤3，所以上述根据实施方案2的垂直沟槽栅MOSFET与根据实施方案I的PN 二极管一样具有高击穿电压性倉泛。
[0084]虽然实施方案I和实施方案2公开了一种第III族氮化物半导体的垂直半导体器件，但是本发明可以应用于由第IV族半导体(如SiC和Si)、第I1-VI族半导体、第II1-V族半导体(如GaAs和GaP)以及除了第III族氮化物半导体以外的有机半导体形成的垂直半导体器件。
[0085]虽然实施方案I是垂直二极管，并且实施方案2是垂直沟槽栅M0SFET，但是本发明可以应用于具有垂直PN结以及其中PN结界面在台阶侧表面上露出的任意结构的半导体器件。本发明同样适用于例如PN 二极管、PIN 二极管、FET以及双极型晶体管。此外，本发明不但可以应用于垂直型而且可以应用于水平型半导体器件。
[0086]还可以将用于提高击穿电压的其它传统结构与本发明的场板结构结合。
[0087]本发明可以应用于具有垂直PN结的任意半导体器件，并且可以在例如高频器件或功率器件中使用。
【权利要求】
1.一种垂直半导体器件，所述半导体器件具有PN结结构、设置在所述器件的外周的台阶、以及在所述台阶的侧表面上露出的PN结界面，所述半导体器件包括: 介电保护膜，所述介电保护膜形成为连续地覆盖所述台阶的侧表面和所述台阶的底表面； 场板电极，所述场板电极形成为经由所述保护膜连续地覆盖所述台阶的侧表面和所述台阶的底表面；以及 其中，当从所述PN结界面到所述保护膜的在所述台阶的所述底表面上的表面的距离定义为h(y m)、所述保护膜的介电常数定义为ε s、并且所述保护膜在所述台阶的所述侧表面上的所述PN结界面处的厚度定义为d( μ m)时，(ε s.1ι)/d为4或更大并且ε 5/(1为3(1/U m)或更大。
2.根据权利要求1所述的半导体器件，其中h/d为0.5或更大。
3.根据权利要求1所述的半导体器件，其中在所述台阶的所述底表面和所述台阶的所述侧表面之间的角度为70°至90°。
4.根据权利要求2所述的半导体器件，其中在所述台阶的所述底表面和所述台阶的所述侧表面之间的角度为70°至90°。
5.根据权利要求1所述的半导体器件，其中所述台阶的底部边缘被圆化。
6.根据权利要求2所述的半导体器件，其中所述台阶的底部边缘被圆化。
7.根据权利要求4所述的半导体器件，其中所述台阶的底部边缘被圆化。
8.根据权利要求1所述的半导体器件，其中所述保护膜在所述台阶的所述侧表面上的所述PN结界面处的厚度小于在所述台阶的所述底表面处的厚度。
9.根据权利要求2所述的半导体器件，其中所述保护膜在所述台阶的所述侧表面上的所述PN结界面处的厚度小于在所述台阶的所述底表面处的厚度。
10.根据权利要求3所述的半导体器件，其中所述保护膜在所述台阶的所述侧表面上的所述PN结界面处的厚度小于在所述台阶的所述底表面处的厚度。
11.根据权利要求4所述的半导体器件，其中所述保护膜在所述台阶的所述侧表面上的所述PN结界面处的厚度小于在所述台阶的所述底表面处的厚度。
12.根据权利要求1所述的半导体器件，其中所述半导体器件由第III族氮化物半导体形成。
13.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直二极管。
14.根据权利要求1至13中任一项所述的半导体器件，其中所述半导体器件是垂直晶体管。
【文档编号】H01L29/861GK103489926SQ201310223568
【公开日】2014年1月1日 申请日期:2013年6月6日 优先权日:2012年6月8日
【发明者】上野幸久, 冈彻 申请人:丰田合成株式会社