沟道式栅极金氧半场效晶体管及其制造方法
【专利摘要】本发明提供了一种沟道式栅极金氧半场效晶体管及其制造方法。在该沟道式栅极金氧半场效晶体管。N型外延层配置于N型基底上。N型源极区配置于N型外延层中。N型外延层具有至少一沟道。作为栅绝缘层的绝缘层配置于沟道中。作为栅极的导体层填满沟道。二隔离结构配置于沟道两侧的N型源极区中且与沟道接触。二导体插塞配置于沟道两侧的N型外延层中且贯穿N型源极区。介电层配置于N型外延层上。金属层配置于介电层上并与N型源极区电性连接。
【专利说明】沟道式栅极金氧半场效晶体管及其制造方法
【技术领域】
[0001]本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种沟道式栅极金氧半场效晶体管(trench gate M0SFET)及其制造方法。
【背景技术】
[0002]沟道式栅极金氧半场效晶体管被广泛地应用在电力开关(power switch)元件上，例如是电源供应器、整流器或低压马达控制器等等。一般而言，沟道式栅极金氧半场效晶体管多采取垂直结构的设计，以提升元件密度。其利用芯片的背面作为漏极，而在芯片的正面制作多个晶体管的源极以及栅极。由于多个晶体管的漏极是并联在一起的，因此其所耐受的电流大小可以相当大。
[0003]沟道式金氧半导体场效晶体管的工作损失可分成切换损失(switching loss)及导通损失(conducting loss)两大类,其中因输入电容Ciss所造成的切换损失会因操作频率的提高而增加。输入电容Ciss包括栅极对源极的电容Cgs以及栅极对漏极的电容Cgd。因此，如何有效地降低栅极对源极的电容Cgs进而减小输入电容Ciss,已获得本领域从业人员的闻度关注。
[0004]此外，沟道式栅极金氧半场效晶体管的导通电阻(Ron)与击穿电压(Breakdownvoltage,BV)通常存在2.4?2.5次方关系，也就是，Ron ^ (BV)2.4?2.5。换句话说，额定电压(rated voltage)越高,会造成芯片尺寸越大,导通电阻也随之增加。因此，在相同或更小芯片尺寸下，达到更高耐压，同时降低导通电阻，已成为设计沟道式栅极金氧半场效晶体管的最大挑战。
【发明内容】
[0005]有鉴于此，本发明提供了一种沟道式栅极金氧半场效晶体管及其制造方法，可在相同或更小芯片尺寸下，制作出具有较高耐压及较低导通电阻的沟道式栅极金氧半场效晶体管。
[0006]本发明提供一种沟道式栅极金氧半场效晶体管的制造方法。在具有第一导电型的基底上形成具有第一导电型的外延层。在外延层中形成具有第一导电型的源极区。在源极区中形成至少二第一沟道。在多个第一沟道中分别填满多个第一绝缘层，以构成多个隔离结构。在外延层中形成第二沟道，使得隔离结构位于第二沟道的两侧且与第二沟道接触。在第二沟道中形成第二绝缘层。在第二沟道中填入第一导体层。在第二沟道两侧的外延层中分别形成二第三沟道。在多个第三沟道中分别填入多个第二导体层。
[0007]在本发明的一实施例中，在形成第一沟道之前，上述方法还包括:在源极区下方的外延层中形成具有第二导电型的第一掺杂区；以及在第一掺杂区下方的外延层中形成具有第一导电型的第二掺杂区。
[0008]在本发明的一实施例中，形成上述源极区、第一掺杂区、第二掺杂区的方法各自包括进行一毯覆式注入工艺。
[0009]在本发明的一实施例中，上述第二掺杂区的掺杂浓度高于外延层的掺杂浓度。
[0010]在本发明的一实施例中，在形成第一沟道之后以及在第一沟道中分别填满第一绝缘层之前，上述方法还包括:在各第一沟道下方的外延层中形成具有第二导电型的至少一第三掺杂区，此至少一第三掺杂区位于第二掺杂区下方。
[0011]在本发明的一实施例中，上述第三掺杂区与第二沟道分开。
[0012]在本发明的一实施例中，上述部分第三掺杂区与第二沟道接触。
[0013]在本发明的一实施例中，在第二沟道两侧的外延层中分别形成第三沟道之后以及在第三沟道中分别填入第二导体层之前，上述方法还包括:在各第三沟道下方的外延层中形成具有第二导电型的至少一第四掺杂区，此至少一第四掺杂区位于第二掺杂区下方。
[0014]在本发明的一实施例中，上述第二掺杂区下方的外延层的掺杂浓度等于至少一第三掺杂区以及至少一第四掺杂区的掺杂浓度总和。
[0015]在本发明的一实施例中，在形成第三沟道之后以及在第三沟道中分别填入第二导体层之前，上述方法还包括:在各第三沟道的底部的第一掺杂区中形成具有第二导电型的第三掺杂区。
[0016]在本发明的一实施例中，形成上述第一绝缘层的方法包括进行硅局部氧化法、热氧化法或化学气相沉积工艺。
[0017]在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电型为P型，第二导电型为N型。
[0018]本发明另提供一种沟道式栅极金氧半场效晶体管，包括具有第一导电型的基底、具有第一导电型的外延层、具有第一导电型的源极区、一绝缘层、一导体层、二隔离结构以及二导体插塞。外延层配置于基底上，其中外延层具有至少一沟道。源极区配置于外延层中。绝缘层配置于沟道中。导体层填满沟道。二隔离结构配置于沟道两侧的源极区中，且与沟道接触。二导体插塞配置于沟道两侧的外延层中且贯穿源极区。
[0019]在本发明的一实施例中，上述沟道式栅极金氧半场效晶体管还包括:具有第二导电型的第一掺杂区，配置于源极区下方的外延层中；以及具有第一导电型的第二掺杂区，配置于第一掺杂区下方的外延层中。
[0020]在本发明的一实施例中，上述第二掺杂区的掺杂浓度高于外延层的掺杂浓度。
[0021]在本发明的一实施例中，上述沟道式栅极金氧半场效晶体管还包括:具有第二导电型的至少二第三掺杂区，配置于第二掺杂区下方的外延层中，且第三掺杂区分别对应于隔离结构。
[0022]在本发明的一实施例中，上述第三掺杂区与沟道分开。
[0023]在本发明的一实施例中，部分上述第三掺杂区与沟道接触。
[0024]在本发明的一实施例中，上述各第三掺杂区的宽度实质上等于或大于各隔离结构的宽度。
[0025]在本发明的一实施例中，上述沟道式栅极金氧半场效晶体管还包括:具有第二导电型的至少二第四掺杂区，配置于第二掺杂区下方的外延层中，且第四掺杂区分别对应于导体插塞。
[0026]在本发明的一实施例中，上述第二掺杂区下方的外延层的掺杂浓度等于至少二第三掺杂区以及至少二第四掺杂区的掺杂浓度的总和。
[0027]在本发明的一实施例中，上述沟道式栅极金氧半场效晶体管还包括:具有第二导电型的二个第三掺杂区，分别配置于导体插塞的底部的第一掺杂区中。
[0028]在本发明的一实施例中，上述导体层的材料包括掺杂多晶娃，导体插塞的材料包括T1、TiN、W、Al或其组合，且隔离结构的材料包括氧化硅。
[0029]在本发明的一实施例中，上述沟道式栅极金氧半场效晶体管还包括:介电层，配置于外延层上；以及金属层，配置于介电层上并与源极区电性连接。
[0030]在本发明的一实施例中，上述第一导电型为N型，第二导电型为P型；或第一导电型为P型，第二导电型为N型。
[0031]基于上述，在本发明的沟道式栅极金氧半场效晶体管中，通过在邻接栅极的外延层中配置隔离结构，可有效降低栅极对源极的电容Cgs，并进而减小输入电容(:&。此外，在外延层中形成超结结构，以使元件具备耐高压与低阻抗的特性。因此，本发明的结构可实现较低的导通电阻与切换损失，以大幅提高产品的竞争优势。
[0032]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0033]图1A至IH为依据本发明一实施例所绘示的一种沟道式栅极金氧半场效晶体管的制造方法的剖面示意图。
[0034]图2为依据本发明另一实施例所绘示的一种沟道式栅极金氧半场效晶体管的制造方法的剖面示意图。
[0035]【符号说明】
[0036]100,200:沟道式栅极金氧半场效晶体管；
[0037]102:基底；
[0038]104:外延层；
[0039]106:源极区；
[0040]107、108、114、127、129:掺杂区；
[0041]109:氧化硅层；
[0042]110、118:图案化掩模层；
[0043]111:氮化硅层；
[0044]112、120、130:沟道；
[0045]116、122:绝缘层；
[0046]116a:隔离结构；
[0047]124:导体层；
[0048]126:介电层；
[0049]128:开口；
[0050]132:金属层；
[0051]134:导体插塞；
[0052]A:区块。
【具体实施方式】
[0053]图1A至IH为依据本发明一实施例所绘示的一种沟道式栅极金氧半场效晶体管的制造方法的剖面示意图。
[0054]首先，请参照图1A，在具有第一导电型的基底102上形成具有第一导电型的外延层104。基底102例如是N型重掺杂(N+)的硅基底，其可作为沟道式栅极金氧半场效晶体管的漏极。外延层104例如是N型轻掺杂(N_)的外延层，且其形成方法包括进行选择性外延生长(selective epitaxy growth, SEG)工艺。
[0055]请参照图1B，在外延层104中形成(由上而下由外延层104表面算起)具有第一导电型的源极区106、具有第二导电型的掺杂区107以及具有第一导电型的掺杂区108。源极区106例如是N+掺杂区。掺杂区107例如是P_掺杂区，其可用来定义P型主体阱区(bodywell)。掺杂区108例如是N型掺杂区，且其掺杂浓度高于N型基底102的掺杂浓度，以提供电流用的较小电阻路径，进而降低元件的导通电阻(Rds(ON))。
[0056]在一实施例中,可以先以N型掺质进行第一毪覆式注入(blanket implant)工艺，以在外延层104中形成块状N+掺杂区(未绘示)。N型掺质包括磷或砷。然后，以P型掺质进行第二毯覆式注入工艺，以在所述块状N+掺杂区中形成作为掺杂区107的P—掺杂区。P型掺质包括硼。此时，P—掺杂区上方剩余的块状N+掺杂区可作为源极区106，且？_掺杂区下方剩余的块状N+掺杂区可作为掺杂区108。
[0057]在另一实施例中，源极区106、掺杂区107及掺杂区108的形成方法各自包括进行一毯覆式注入工艺，且本发明不对其形成顺序作限制。
[0058]特别要说明的是，形成掺杂区108的步骤为选择性步骤，可依工艺需要而省略。换句话说，也可以进行两次的毯覆式注入工艺，而仅在外延层104中形成源极区106及掺杂区107。
[0059]请参照图1C，在外延层104上形成图案化掩模层110。图案化掩模层110的材料包括氧化硅、氮化硅、氮氧化硅或其组合，且其形成方法包括进行化学气相沉积(CVD)工艺。在一实施例中，图案化掩模层110可为包括氧化硅层109及氮化硅层110的堆叠结构，如图1C所示。在另一实施例中(未绘示)，图案化掩模层110也可为单一材料层。然后，以图案化掩模层110为掩模进行刻蚀工艺，以移除部分外延层104，并在源极区106中形成至少二个沟道112。在一实施例中，沟道112的深度小于源极区106的深度，如图1C所示。
[0060]之后，在各沟道112下方的外延层104中形成具有第二导电型的至少一掺杂区114，且掺杂区114位于掺杂区108下方。掺杂区114例如是P型掺杂区。形成掺杂区114的方法包括进行至少一次的离子注入工艺，可依所需的掺杂区114的数目及深度做调整。由于此离子注入工艺是以图案化掩模层110为掩模，因此可视为一种自对准工艺，且掺杂区114的宽度W2大致上等于沟道112的宽度Wl。在一实施例中，两个掺杂区114对应于各沟道112且配置于掺杂区108下方的外延层104中。此两个掺杂区114呈纵向排列且彼此分开，如图1C所示。然而，本发明并不以此为限。在另一实施例中(未绘示)，也可以是单一个或多于二个的掺杂区114配置于各沟道112下方的外延层104中。
[0061]请参照图1D，在沟道112中分别填满绝缘层116。绝缘层116的材料包括氧化硅，且其形成方法包括进行硅局部氧化法(LOCOS)、热氧化法或化学气相沉积工艺。在一实施例中，绝缘层116为以硅局部氧化法所形成的氧化硅层，如图1D所示。在另一实施例中(未绘示)，也可以进行例如高密度等离子体(HDP)的学气相沉积工艺而在外延层104上形成毯覆式氧化层，且此毯覆式氧化层填入沟道112中。
[0062]请参照图1E，移除图案化掩模层110以及外延层104表面上的绝缘层116。移除图案化掩模层110的方法包括进行刻蚀工艺。移除外延层104表面上的绝缘层116的方法包括进行化学机械研磨(CMP)工艺或回刻蚀工艺。此时，留在沟道112中的绝缘层116构成隔离结构116a。
[0063]之后，在外延层104上形成图案化掩模层118，且图案化掩模层118至少裸露出隔离结构116a之间的外延层104。在一实施例中，图案化掩模层118裸露出隔离结构116a之间的外延层104以及部分隔离结构116a。图案化掩模层118的材料包括氮化硅，且其形成方法包括进行化学气相沉积工艺。然后，以图案化掩模层118为掩模进行刻蚀工艺，以移除部分外延层104以及部分隔离结构116a，以在外延层104中形成沟道120。此时，隔离结构116a位于沟道120两侧且与沟道120接触。在一实施例中，沟道120贯穿源极区106、掺杂区107及掺杂区108，且延伸至掺杂区108下方的部分外延层104中。接着，移除图案化掩模层118。
[0064]请参照图1F，在沟道120中形成绝缘层122。绝缘层122的材料包括氧化硅，且其形成方法包括进行热氧化法或化学气相沉积工艺。然后，在沟道120中填满导体层124。导体层124的形成方法包括在外延层104上形成导体材料层(未绘示)，且导体材料层填入沟道120。导体材料层的材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。之后，进行化学机械研磨工艺或回刻蚀工艺，以移除沟道120外的导体材料层。
[0065]请参照图1G，在外延层104上形成介电层126。介电层126的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。之后，在介电层126中形成至少一开口 128。形成开口 128的方法包括进行光刻刻蚀工艺。
[0066]之后，以介电层126为掩模进行刻蚀工艺，以在沟道120两侧的外延层104中形成二第三沟道130。在一实施例中，沟道130贯穿源极区106，且延伸至部分掺杂区107中。
[0067]然后，在沟道130的底部的掺杂区107中分别形成多个掺杂区129。掺杂区129例如是P+掺杂区，且其形成方法包括进行离子注入以及后续的驱入工艺。由于此离子注入工艺是以介电层126为掩模，因此可视为一种自对准工艺，且掺杂区129包覆沟道130的整个底部以及部分侧壁。
[0068]此外，可在各沟道130下方的外延层104中形成具有第二导电型的至少一掺杂区127，且掺杂区127位于掺杂区108下方。特别要说明的是，形成掺杂区127的时间点可在形成掺杂区129的步骤之前或之后，或与形成掺杂区129的步骤同时进行。本发明并不对形成掺杂区127的时间点作限制。
[0069]掺杂区127例如是P型掺杂区。形成掺杂区127的方法包括进行至少一次的离子注入工艺，可依所需的掺杂区127的数目及深度做调整。由于此离子注入工艺是以介电层126为掩模，因此可视为一种自对准工艺，且掺杂区127的宽度W4大致上等于沟道130的宽度W3。在一实施例中，两个掺杂区127对应于各沟道130且配置于掺杂区108下方的外延层104中。此两个掺杂区127呈纵向排列且彼此分开，如图1G所示。然而，本发明并不以此为限。在另一实施例中，也可以是单一个或多于二个的掺杂区127配置于各沟道130下方的外延层104中。
[0070]特别要说明的是，掺杂区108下方的外延层104的掺杂浓度等于至少一掺杂区114以及至少一掺杂区127的掺杂浓度总和。具体来说，在外延层104的区块A中，N型外延层104的N型掺杂浓度等于至少一 P型掺杂区114以及至少一 P型掺杂区127的P型掺杂浓度，使得区块A呈电中性,达到电荷平衡(charge balance)。更具体来说,在外延层104的区块A中,通过P型掺质与N型掺质的交替配置而构成超结(super junct1n)结构，以使元件具备耐高压与低阻抗的特性。
[0071]此外，依工艺需要，也可以选择性地省略形成掺杂区114或形成掺杂区127的步骤。举例来说，可以只形成掺杂区114于外延层104中，或只形成掺杂区127于外延层104中，只要能使外延层104的区块A达到电荷平衡即可。
[0072]请参照图1H，在介电层126上形成金属层132，且金属层132填入沟道130中并与源极区106电性连接。金属层132的材料包括T1、TiN、W、Al或其组合，且其形成方法包括进行沉积工艺或溅射工艺。填入沟道130的金属层132构成导体插塞134。换句话说，金属层132通过导体插塞134与源极区106电性连接。至此，完成沟道式栅极金氧半场效晶体管100的制造，其中绝缘层122作为栅绝缘层，且导体层124作为栅极。
[0073]在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明之，但本发明并不以此为限。本领域普通技术人员应了解，第一导电型也可以为P型，而第二导电型为N型。
[0074]以下，将参照图1H说明本发明的沟道式栅极金氧半场效晶体管的结构。如图1H所示，本发明的沟道式栅极金氧半场效晶体管100包括N型基底102、N型外延层104、N型源极区106、绝缘层122、导体层124、二导体插塞134、二隔离结构116a、介电层126及金属层132。N型外延层配置于N型基底102上。N型外延层104具有至少一沟道120。N型源极区106配置于N型外延层104中。作为栅绝缘层的绝缘层122配置于沟道120中。作为栅极的导体层124填满沟道120。二隔离结构116a配置于沟道120两侧的N型源极区106中，且与沟道120接触。二导体插塞134配置于沟道120两侧的N型外延层104中且贯穿N型源极区106。介电层126配置于N型外延层上。金属层132配置于介电层126上并与N型源极区106电性连接。
[0075]特别要说明的是，在本发明的沟道式栅极金氧半场效晶体管100中，通过在邻接栅极(即导体层124)的外延层104中配置隔离结构116a，可有效降低栅极对源极的电容Cgs,并进而减小输入电容ciss。
[0076]此外，本发明的沟道式栅极金氧半场效晶体管100还包括P型掺杂区107、N型掺杂区108以及P型掺杂区129。P型掺杂区107配置于N型源极区106下方的N型外延层104中。N型掺杂区108配置于P型掺杂区107下方的N型外延层104中。此外，沟道120贯穿N型源极区106、P型掺杂区107及N型掺杂区108，并延伸至N型掺杂区108下方的部分N型外延层104中。由于N型掺杂区108邻接沟道120的侧壁，且N型掺杂区108的掺杂浓度高于N型外延层104的掺杂浓度，因此可有效降低元件的垂直通道的电阻。此外，P型掺杂区129配置于导体插塞134的底部，以有效降低导体插塞134的欧姆电阻。
[0077]另外，本发明的沟道式栅极金氧半场效晶体管100还包括至少一 P型掺杂区114和/或至少一 P型掺杂区127。P型掺杂区114、127配置于N型掺杂区108下方的N型外延层104中。在一实施例中，如图1H所示，P型掺杂区114分别对应于隔离结构116a，且其宽度实质上等于或大于隔离结构116a的宽度。在一实施例中，沟道120与掺杂区114分开，如图1H所示。在另一实施例中，沟道120也可以与部分掺杂区114接触，使得一部分掺杂区114邻接沟道120的底角部分，而另一部分掺杂区114未与沟道120接触，如图2所示。在又一实施例中(未绘示)，沟道120也可以与全部掺杂区114接触，使得掺杂区114邻接沟道120的侧壁。此外，P型掺杂区127分别对应于导体插塞134，且其宽度实质上等于导体插塞134的宽度。
[0078]特别要说明的是，在本发明的沟道式栅极金氧半场效晶体管100中，多个P型掺杂区114、127分开配置于N型外延层104中，通过P型掺质与N型掺质的交替配置而构成超结(super junct1n)结构,如图1H的A区所示。所述超结结构具有耐高压与低阻抗的特性。
[0079]综上所述，在本发明的沟道式栅极金氧半场效晶体管中，通过在邻接栅极的外延层中配置隔离结构，可有效降低栅极对源极的电容Cgs，并进而减小输入电容(:&。此外，在外延层中形成超结结构，以使元件具备耐高压与低阻抗的特性。与现有MOSFET相较，在相同单位面积内，本发明的结构可实现较低的导通电阻与切换损失，进而提升每单位面积的功率密度，大幅提高产品的竞争优势。另外，本发明的方法相当简单，不需增加额外的掩模，利用自对准工艺即可完成超结结构，因此可大幅节省成本，提升竞争力。
[0080]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中普通技术人员，在不脱离本发明的精神和范围内，当可作部分的更改与修饰，因此本发明的保护范围应当视权利要求所界定者为准。
【权利要求】
1.一种沟道式栅极金氧半场效晶体管的制造方法，其特征在于，包括: 在具有一第一导电型的一基底上形成具有该第一导电型的一外延层； 在该外延层中形成具有该第一导电型的一源极区； 在该源极区中形成至少二第一沟道； 在该些第一沟道中分别填满多个第一绝缘层，以构成多个隔离结构； 在该外延层中形成一第二沟道，使得该些隔离结构位于该第二沟道的两侧且与该第二沟道接触； 在该第二沟道中形成一第二绝缘层； 在该第二沟道中填入一第一导体层； 在该第二沟道两侧的该外延层中分别形成二第三沟道；以及 在该些第三沟道中分别填入多个第二导体层。
2.根据权利要求1所述的沟道式栅极金氧半场效晶体管的制造方法，其中在形成该些第一沟道之前，还包括: 在该源极区下方的该外延层中形成具有一第二导电型的一第一掺杂区；以及 在该第一掺杂区下方的该外延层中形成具有该第一导电型的一第二掺杂区。
3.根据权利要求2所述的沟道式栅极金氧半场效晶体管的制造方法，其中形成该源极区、该第一掺杂区、该第二掺杂区的方法各自包括进行一毯覆式注入工艺。
4.根据权利要求2所述的沟道式栅极金氧半场效晶体管的制造方法，其中该第二掺杂区的掺杂浓度高于该外延层的掺杂浓度。
5.根据权利要求2所述的沟道式栅极金氧半场效晶体管的制造方法，其中在形成该些第一沟道之后以及在该些第一沟道中分别填满该些第一绝缘层之前，还包括: 在各第一沟道下方的该外延层中形成具有该第二导电型的至少一第三掺杂区，该至少一第三掺杂区位于该第二掺杂区下方。
6.根据权利要求3所述的沟道式栅极金氧半场效晶体管的制造方法，其中该第三掺杂区与该第二沟道分开。
7.根据权利要求5所述的沟道式栅极金氧半场效晶体管的制造方法，其中部分该第三掺杂区与该第二沟道接触。
8.根据权利要求5所述的沟道式栅极金氧半场效晶体管的制造方法，其中在该第二沟道两侧的该外延层中分别形成该些第三沟道之后以及在该些第三沟道中分别填入该些第二导体层之前，还包括: 在各第三沟道下方的该外延层中形成具有该第二导电型的至少一第四掺杂区，该至少一第四掺杂区位于该第二掺杂区下方。
9.根据权利要求8所述的沟道式栅极金氧半场效晶体管的制造方法，其中该第二掺杂区下方的该外延层的掺杂浓度等于该至少一第三掺杂区以及该至少一第四掺杂区的掺杂浓度总和。
10.根据权利要求2所述的沟道式栅极金氧半场效晶体管的制造方法，其中在形成该些第三沟道之后以及在该些第三沟道中分别填入该些第二导体层之前，还包括: 在各第三沟道的底部的该第一掺杂区中形成具有该第二导电型的一第三掺杂区。
11.根据权利要求1所述的沟道式栅极金氧半场效晶体管的制造方法，其中形成该些第一绝缘层的方法包括进行硅局部氧化法、热氧化法或化学气相沉积工艺。
12.根据权利要求1所述的沟道式栅极金氧半场效晶体管的制造方法，其中该第一导电型为N型，该第二导电型为P型；或该第一导电型为P型，该第二导电型为N型。
13.—种沟道式栅极金氧半场效晶体管，其特征在于，包括: 具有一第一导电型的一基底； 具有该第一导电型的一外延层，配置于该基底上，其中该外延层具有至少一沟道； 具有该第一导电型的一源极区，配置于该外延层中； 一绝缘层，配置于该沟道中； 一导体层，填满该沟道； 二隔离结构，配置于该沟道两侧的该源极区中，且与该沟道接触；以及 二导体插塞，配置于该沟道两侧的该外延层中且贯穿该源极区。
14.根据权利要求13所述的沟道式栅极金氧半场效晶体管，其特征在于，还包括: 具有一第二导电型的一第一掺杂区，配置于该源极区下方的该外延层中；以及 具有该第一导电型的一第二掺杂区，配置于该第一掺杂区下方的该外延层中。
15.根据权利要求14所述的沟道式栅极金氧半场效晶体管，其中该第二掺杂区的掺杂浓度高于该外延层的掺杂浓度。
16.根据权利要求14所述的沟道式栅极金氧半场效晶体管，其特征在于，还包括: 具有该第二导电型的至少二第三掺杂区，配置于该第二掺杂区下方的该外延层中，且该些第三掺杂区分别对应于该些隔离结构。
17.根据权利要求16所述的沟道式栅极金氧半场效晶体管，其中该些第三掺杂区与该沟道分开。
18.根据权利要求16所述的沟道式栅极金氧半场效晶体管，其中部分该些第三掺杂区与该沟道接触。
19.根据权利要求16所述的沟道式栅极金氧半场效晶体管，其中各第三掺杂区的宽度等于或大于各隔离结构的宽度。
20.根据权利要求16所述的沟道式栅极金氧半场效晶体管，其特征在于，还包括: 具有该第二导电型的至少二第四掺杂区，配置于该第二掺杂区下方的该外延层中，且该些第四掺杂区分别对应于该些导体插塞。
21.根据权利要求20所述的沟道式栅极金氧半场效晶体管，其中该第二掺杂区下方的该外延层的掺杂浓度等于该至少二第三掺杂区以及该至少二第四掺杂区的掺杂浓度的总和。
22.根据权利要求14所述的沟道式栅极金氧半场效晶体管，其特征在于，还包括: 具有该第二导电型的二第三掺杂区，配置于该导体插塞的底部的该第一掺杂区中。
23.根据权利要求13所述的沟道式栅极金氧半场效晶体管，其中该导体层的材料包括掺杂多晶硅，该些导体插塞的材料包括T1、TiN, W、Al或其组合，且该些隔离结构的材料包括氧化硅。
24.根据权利要求13所述的沟道式栅极金氧半场效晶体管，其特征在于，还包括: 一介电层，配置于该外延层上；以及 一金属层，配置于该介电层上并与该源极区电性连接。
25.根据权利要求14所述的沟道式栅极金氧半场效晶体管，其中该第一导电型为N型，该第二导电型为P型；或该第一导电型为P型，该第二导电型为N型。
【文档编号】H01L29/78GK104241127SQ201310223242
【公开日】2014年12月24日 申请日期:2013年6月6日 优先权日:2013年6月6日
【发明者】郑谦兴 申请人:硕颉科技股份有限公司