半导体装置、制作该半导体装置的方法及使用的掩模的制作方法
【专利摘要】本发明公开了一种半导体装置、制作该半导体装置的方法及使用的掩模，该半导体装置包括至少一第二场区，包括一主晶粒阵列，每一晶粒具有一高度Y1以及一宽度X1，且该主晶粒阵列具有一高度Y3；该半导体装置更可包括至少一第一场区，包括具有一高度Y2及一宽度X2的一监视区，以及具有一高度Y2且包括一辅助晶粒阵列的一辅助晶粒区。各区的尺寸可互相成比例，使得X2＝n1×X1+adjustment1、Y2＝n3×Y1+adjustment3以及Y3＝n4×Y2+adjustment4，其中n1、n3、与n4为整数。
【专利说明】半导体装置、制作该半导体装置的方法及使用的掩模
【技术领域】
[0001] 本发明的实施例是一般关于一种半导体装置的制造，而且特别地，本发明是关于 一种新的图形，该图形使程序监控成为可能，且可用于半导体的制造。
【背景技术】
[0002]目前对于超高电压（UHV)半导体装置有逐渐增加的需求。用来制造超高电压 (UHV)装置的流程可能带入一些遍及现有低压（LV)制造技术的复杂或是困难。例如，对于 超高电压制造程序中程序监控的实施，可能比低压制造程序更困难。
[0003] 在低压制造程序中，监控装置可以置于晶粒间的划在线。然而，用于超高电压制造 程序的该监控装置原本为太大而无法容身于划线上；此外，将该监控装置置于其他位置，会 降低芯片良率。
【发明内容】
[0004] 因此，本发明指出一些用于超高电压半导体装置制造的一种新图形的范例实施 例。该图形可提供一第二场区，其包括一主晶粒阵列；以及一第一场区，其包括一监控装置 区及包括一辅助晶粒阵列的一辅助晶粒区。该第二场区高度可由该监控区的高度所分割， 如此当图形的各种具体实施例应用遍及一芯片表面时，可容许用于有效的配置。该图形，例 如，可以置入用于一光刻的半导体制造流程中所使用的一掩模中。
[0005] 因此，依照本发明的一范例实施例，是提供一种半导体装置（此处所谓"范例"是 指"提出作为一举例、例示或是图解说明"），该半导体装置包含至少一第二场区，其包括一 主晶粒阵列，每一晶粒具有一高度￥1以及一宽度Xi，且该主晶粒阵列具有一高度Y3。依照 一范例实施例，更包含至少一第一场区，包括具有一高度1及一宽度Χ2的一监视区；以及具 有一高度1且包括一辅助晶粒阵列的一辅助晶粒区。该些不同区的尺寸可由以下公式相 关联：X2 = ri! X X^adjustment!>Y2 = n3X Y^adjustment3 以及 Y3 = n4X Y2+adjustment4，其 中npn"与η4为整数。
[0006] 根据本发明的又一实施例，是提供一种被配置成在一光刻半导体装置工艺的期间 使用的掩模，该掩模更被配置成引起至少一第二场区，包括一主晶粒阵列，每一晶粒具有一 高度Yi以及一宽度Xi，且该主晶粒阵列具有一高度γ3的投影。根据该范例实施例的掩模， 更配置成引起包括具有一高度\及一宽度χ2 -监视区，以及具有一高度\，并包括一辅助 晶粒阵列的一辅助晶粒区的至少一第一场区的投影。该些不同区的尺寸可由以下公式相关 联；X2 = ri! X X^adjustment!>Y2 = n3 X Y^adjustment3 以及 Y3 = n4X Y2+adjustment4，其中 叫、n3、与n4为整数。
[0007] 本发明的另一实施例，是提供一种制造一半导体装置的方法，其中该方法包含将 一特定图形中的掩模应用于一基板的至少一部分，根据该范例实施例的该特定图形包括至 少一第二场区，包括一主晶粒阵列，每一晶粒具有一高度1以及一宽度&，且该主晶粒阵 列具有一高度Y3。该特定图形又包含至少一第一场区，其包括具有一高度义及一宽度χ2 的一监视区，以及具有一高度Y2并包括一辅助晶粒阵列的一辅助晶粒区。该些不同区的 尺寸可由以下公式相关联；
【权利要求】
1. 一种半导体装置，包括： 至少一第二场区，包括： 一主晶粒（dies)阵列，每一晶粒具有一高度1以及一宽度Xi，且该主晶粒阵列具有一 高度Y3，以及 至少一第一场区，包括： 一监视区，具有一高度Υ2及一宽度Χ2，以及 一辅助晶粒区，包括一辅助晶粒阵列； 其中：
与η4为整数；以及 QSY2的一因子；以及 而且其中这些高度包括于该半导体装置的一平面中一第一方向所制成的个别量度，以 及这些宽度包括于该半导体装置的该平面中一第二方向所制成的个别量度，该第二方向是 与该第一方向正交。
2. 根据权利要求1所述的半导体装置，其中Q为Y2的一适当因子。
3. 根据权利要求1所述的半导体装置，其中Q = Υ2。
4. 根据权利要求1所述的半导体装置，其中Υ2与Υ3为相对质数。
5. 根据权利要求1所述的半导体装置，其中该第一场区包括多个晶粒，该多个晶粒是 依该第一及第二方向的至少其一延伸。
6. 根据权利要求1所述的半导体装置，更包括介于至少该主晶粒阵列及该辅助晶粒阵 列的每一列及每一栏之间的多个划线，每一个划线具有一宽度s，其中：
以及
7. 根据权利要求1所述的半导体装置，其中该第一场区更包括具有一高度Υ2及一宽度 Χ3的一测试芯片区，其中：
且η2为一整数。
8. 根据权利要求1所述的半导体装置，更包括η4-1个额外的第一场区，该多个第一场 区是沿着与其个别高度对应的一轴线而互相相邻地排列，以形成一延伸第一场区，该延伸 第一场区包括具有一高度Υ 3的一延伸监视区及具有一高度Υ3的一延伸辅助晶粒区。
9. 根据权利要求8所述的半导体装置，其中该延伸第一场区包括一第一延伸第一场 区，该半导体装置更包括至少一第二延伸第一场区，该第一及该第二延伸第一场区是沿着 与其高度对应的一轴线排列。
10. 根据权利要求9所述的半导体装置，更包括第三、第四、及第五延伸第一场区，该第 三延伸第一场区是沿着与该第一及该第二延伸第一场区的高度对应的该轴线排列，以及该 第四及该第五延伸第一场区是排列在该第二延伸第一场区的任一侧，且是沿着与该第二、 该第四及该第五延伸第一场区的个别宽度对应的一轴线排列。
11. 一种被配置成在一光刻半导体装置工艺的期间使用的掩模，该掩模更被配置成引 起至少以下的投影： 至少一第二场区，包括一第二场阵列，每一晶粒具有一高度Yi以及一宽度Xi，且该主晶 粒阵列具有一高度γ3，以及 至少一第一场区，包括： 一监视区，具有一高度Υ2及一宽度χ2，以及 一辅助晶粒区，具有一高度Υ2，并包括一辅助晶粒阵列； 其中：
与η4为整数；以及 QSY2的一因子；以及 而且其中这些高度包括于该掩模的一平面中一第一方向所制成的个别量度，以及这些 宽度包括于该掩模的该平面中一第二方向所制成的个别量度，该第二方向是与该第一方向 正交。
12. 根据权利要求11所述的掩模，其中Q为Y2的一适当因子。
13. 根据权利要求11所述的掩模，其中Q = Υ2。
14. 根据权利要求11所述的掩模，其中Υ2与Υ3为相对质数。
15. 根据权利要求11所述的掩模，其中该掩模更被配置成引起介于至少该主晶粒阵 列及该辅助晶粒阵列的每一列及每一栏之间的多个划线的投影，每一划线具有一宽度s，其 中：
以及
16. 根据权利要求11所述的掩模，其中该第一场区更包括具有一高度￥2及一宽度&的 一测试芯片区，其中
且η2为一整数。
17. 根据权利要求11所述的掩模，其中该掩模更被配置成引起114-1个额外的第一场区 的投影，该多个第一场区是沿着与其个别高度对应的一轴线而互相相邻地排列，以形成一 延伸第一场区，该延伸第一场区包括具有一高度Υ 3的一延伸监视区及具有一高度Υ3的一延 伸辅助晶粒区。
18. 根据权利要求17所述的掩模，其中该延伸第一场区包括一第一延伸第一场区，该 掩模更被配置成引起至少一第二延伸第一场区的投影，该第一及第二延伸第一场区是沿着 与其高度对应的一轴线排列。
19. 根据权利要求18所述的掩模，该掩模更被配置成引起至少第三、第四、及第五延 伸第一场区的投影，该第三延伸第一场区是沿着与该第一及该第二延伸第一场区的高度对 应的该轴线排列，以及该第四及该第五延伸第一场区是排列在该第二延伸第一场区的任一 侦牝且是沿着与该第二、该第四及该第五延伸第一场区的个别宽度对应的一轴线排列。
20. -种制造一半导体装置的方法，该方法包括将一特定图形中的光应用于一基板的 至少一部分，该特定图形包括： 至少一第二场区，包括： 一主晶粒阵列，每一晶粒具有一高度Yi以及一宽度Xi，且该主晶粒阵列具有一高度Y3， 以及 至少一第一场区，包括： 一监视区，具有一高度Υ2及一宽度Χ2，以及 一辅助晶粒区，包括一辅助晶粒阵列； 其中：
与η4为整数；以及 QSY2的一因子；以及 另外其中这些高度包括于该基板的一平面中一第一方向所制成的个别量度，以及这些 宽度包括于该基板的该平面中一第二方向所制成的个别量度，该第二方向是与该第一方向 正交。
21. 根据权利要求20所述的方法，其中Q为Y2的一适当因子。
22. 根据权利要求20所述的方法，其中Q = Υ2。
23. 根据权利要求20所述的方法，其中Υ2与Υ3为相对质数。
24. 根据权利要求20所述的方法，其中该特定图形更包括介于至少该主晶粒阵列及该 辅助晶粒阵列的每一列及每一栏之间的多个划线，每一划线具有一宽度s，其中：
以及
25. 根据权利要求20所述的方法，其中该第一场区更包括具有一高度Υ2及一宽度Χ3的 一测试芯片区，其中
且η2为一整数。
26. 根据权利要求20所述的方法，其中该特定图形更包括η4-1个额外的第一场区，该 多个第一场区是沿着与其个别高度对应的一轴线而互相相邻地排列，以形成一延伸第一场 区，该延伸第一场区包括具有一高度Υ 3的一延伸监视区及具有一高度1的一延伸辅助晶粒 区。
27. 根据权利要求20所述的方法，其中该延伸第一场区包括一第一延伸第一场区，该 特定图形更包括至少一第二延伸第一场区，该第一及该第二延伸第一场区是沿着与其高度 对应的一轴线排列。
28. 根据权利要求27所述的方法，其中该特定图案更包括至少第三、第四、及第五延伸 第一场区，该第三延伸第一场区是沿着与该第一及该第二延伸第一场区的高度对应的该轴 线排列，以及该第四及该第五延伸第一场区是排列在该第二延伸第一场区的任一侧，且是 沿着与该第二、该第四及该第五延伸第一场区的个别宽度对应的一轴线排列。
29. -种半导体装置，包括：一第二场区，包括：多个晶粒；以及 一第一场区，包括： 一监视区；以及 一辅助晶粒区，包括至少一晶粒。
30. -种半导体装置，包括： 一第二场区，包括：多个晶粒；以及 一第一场区，包括： 一监视区；以及 一辅助晶粒区，包括至少一晶粒，该晶粒的一面积大于该第一场区的一空白面积。
31. -种半导体装置，包括： 一第二场区，包括：多个晶粒；以及 一第一场区，包括： 一监视区；以及 一辅助晶粒区，包括至少一晶粒，该辅助晶粒区具有一区，该区与该第一场区的任一空 白区的形状相异。
32. -种制造一装置的方法，其步骤包括： 形成一第二场区，该第二场区包括：多个晶粒；以及 形成一第一场区，该第一场区包括： 一监视区；以及 一辅助晶粒区，包括至少一晶粒。
【文档编号】H01L23/544GK104051292SQ201310225006
【公开日】2014年9月17日 申请日期:2013年6月7日 优先权日:2013年3月12日
【发明者】林镇元, 詹景琳, 林正基, 连士进 申请人:旺宏电子股份有限公司