晶体管及其形成方法

晶体管及其形成方法
【专利摘要】一种晶体管及其形成方法，其中，所述晶体管包括衬底，所述衬底包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面具有若干栅极结构；位于相邻栅极结构之间的半导体层的开口，所述开口暴露出绝缘层；位于所述开口侧壁表面的第一应力层；位于侧壁表面具有第一应力层的开口内的介质层，所述介质层的表面低于半导体层表面；位于所述第一应力层和介质层表面的第二应力层，所述第二应力层填充满开口。所述晶体管漏电流减少，性能提高。
【专利说明】晶体管及其形成方法

【技术领域】
[0001] 本发明涉及半导体制造【技术领域】，尤其涉及一种晶体管及其形成方法。

【背景技术】
[0002] 晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度 和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶 体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术 主要通过提商晶体管沟道区的应力，以提商载流子迁移率，进而提商晶体管的驱动电流，减 少晶体管中的漏电流。
[0003] 现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层， 其中，PM0S晶体管的应力层的材料为硅锗（SiGe)，硅和硅锗之间因晶格失配形成的压应 力，从而提高PM0S晶体管的性能；NM0S晶体管的应力层的材料为碳化硅（SiC)，硅和碳化硅 之间因晶格失配形成的拉应力，从而提高NM0S晶体管的性能。
[0004] 现有技术具有应力层的晶体管形成过程的剖面结构示意图，如图1至图3所示，包 括：
[0005] 请参考图1，提供半导体衬底10,所述半导体衬底10表面具有栅极结构11。
[0006] 请参考图2,在所述栅极结构11两侧的半导体衬底10内形成开口 12。
[0007] 请参考图3,在所述开口 12内形成应力层13,所述应力层13的材料为硅锗或碳化 硅。在形成应力层13之后，在所述应力层13内注入p型离子或η型离子，在栅极结构11 两侧的应力层13内形成源区和漏区。
[0008] 然而，现有技术形成的具有应力层的晶体管中依旧容易产生漏电流。


【发明内容】

[0009] 本发明解决的问题是提供一种晶体管及其形成方法，减少晶体管的漏电流，提高 晶体管的性能。
[0010] 为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底 包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面具有若干栅极结构；刻蚀 相邻栅极结构之间的半导体层直至暴露出绝缘层为止，形成开口；在所述开口的侧壁表面 形成第一应力层；在形成第一应力层之后，在所述开口内填充介质层，所述介质层的表面低 于半导体层表面；在形成介质层之后，在所述第一应力层和介质层表面形成填充满开口的 第二应力层。
[0011] 可选的，所述第一应力层包括第一部分和第二部分，所述第二部分到开口底部的 距离大于第一部分到开口底部的距离，所述第一部分表面到开口侧壁的距离小于或等于第 二部分表面到开口侧壁的距离。
[0012] 可选的，所述第一应力层的第一部分表面相对于绝缘层表面倾斜，所述第一应力 层的第二部分表面相对于绝缘层表面垂直。
[0013] 可选的，所述第一部分表面的晶向为〈111>。
[0014] 可选的，所述第一应力层的表面相对于绝缘层表面倾斜，使开口底部的宽度尺寸 大于开口顶部的宽度尺寸。
[0015] 可选的，所述第一应力层表面的晶向为〈111>。
[0016] 可选的，所述第一应力层暴露出开口底部的部分侧壁表面。
[0017] 可选的，所述第一应力层或第二应力层的材料为硅锗、硅、碳化硅、锗或III-V族 化合物。
[0018] 可选的，所述第一应力层或第二应力层的形成工艺为选择性外延沉积工艺。
[0019] 可选的，所述第一应力层的底部表面相对于绝缘层表面倾斜，所述第一应力层的 底部表面的晶向为〈111>。
[0020] 可选的，所述第一应力层和第二应力层的形成工艺为选择性外延沉积工艺；其中， 第一应力层的外延方向与半导体层的表面平行。
[0021] 可选的，所述介质层的材料的介电常数大于2.0,所述介质层的形成工艺为：采用 流体化学气相沉积工艺在开口内、第一应力层表面、栅极结构表面以及半导体层表面形成 介质薄膜；采用回刻蚀工艺去除第一应力层顶部表面、栅极结构表面以及半导体层表面的 介质薄膜。
[0022] 可选的，所述介质层的材料为氧化硅。
[0023] 可选的，所述开口的形成工艺为各向异性的干法刻蚀工艺，所述开口的侧壁相对 于半导体层表面垂直。
[0024] 可选的，所述衬底为绝缘体上硅衬底，所述半导体层的材料为单晶硅，所述半导体 层表面的晶向为〈1〇〇>或〈11〇>。
[0025] 可选的，所述栅极结构包括：位于半导体层表面的栅介质层、位于栅介质层表面的 栅电极层以及位于栅介质层和栅电极层两侧的半导体层表面的侧墙。
[0026] 可选的，还包括：在第二应力层表面形成接触层，在衬底、栅极结构和接触层表面 形成层间介质层，在所述层间介质层内形成与接触层电连接的导电插塞。
[0027] 相应的，本发明还提供一种采用上述任一项方法所形成的晶体管，包括：衬底，所 述衬底包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面具有若干栅极结 构；位于相邻栅极结构之间的半导体层的开口，所述开口暴露出绝缘层；位于所述开口侧 壁表面的第一应力层；位于侧壁表面具有第一应力层的开口内的介质层，所述介质层的表 面低于半导体层表面；位于所述第一应力层和介质层表面的第二应力层，所述第二应力层 填充满开口。
[0028] 与现有技术相比，本发明的技术方案具有以下优点：
[0029] 晶体管的形成方法中，在相邻栅极结构之间的半导体层内形成暴露出绝缘层的开 口之后，在所述开口的侧壁表面形成第一应力层，在所述开口内填充介质层，并在所述介质 层表面形成填充满开口的第二应力层。所述第一应力层和第二应力层能够向栅极结构下方 的沟道区提供应力，并用于形成相邻两个栅极结构所构成晶体管的共用源区或漏区。所述 介质层能够自开口底部电隔离相邻栅极结构，防止第一应力层底部产生的漏电流使相邻栅 极结构导通，减少了相邻晶体管之间的干扰；而且，所述介质层为固体，能够避免第一应力 层和第二应力层的应力被释放。因此，所形成的晶体管漏电流减少，且性能改善。
[0030] 进一步，所述第一应力层包括第一部分和第二部分，所述第二部分到开口底部的 距离大于第一部分到开口底部的距离，所述第一部分表面到开口侧壁的距离小于第二部分 表面到开口侧壁的距离，则第一部分内能够掺杂的离子较少，掺杂离子发生扩散的能力弱， 能够抑制第一应力层底部产生的漏电流；其次，第一部分在减少漏电流的同时，依旧能够向 栅极结构下方的沟道区提供应力，使沟道区获得足够的应力，晶体管的性能得以保证。
[0031] 进一步，所述介质层采用流体化学气相沉积工艺形成的，所形成的介质层材料为 氧化硅，采用所述流体化学气相沉积工艺形成介质层时，能够使介质层充分填充开口底部 区域而不产生空隙或缺陷；而且，所述氧化硅的介电常数大于2.0,其电隔离效果佳，能够 充分电隔离相邻栅极结构下方、靠近绝缘层的半导体层。
[0032] 进一步，所述第一应力层的形成工艺为选择性外延沉积工艺，且外延方向与半导 体层的表面平行；由于所述开口底部为绝缘层，不会生长第一应力层，所述第一应力层仅从 开口的侧壁表面开始生长，且外延沉积工艺在（111)晶面的生长速度最慢，因此所形成的第 一应力层的第一部分表面相对于开口底部倾斜，使所述开口底部的尺寸大于顶部的尺寸。
[0033] 晶体管中，相邻栅极结构之间的半导体层内具有开口，所述开口暴露出绝缘层，所 述开口的侧壁表面具有第一应力层，所述侧壁表面具有第一应力层的开口内填充有介质 层，且所述介质层表面具有填充满开口的第二应力层。所述介质层能够自开口底部隔离相 邻栅极结构，防止第一应力层底部的漏电流使相邻栅极结构导通，减少了相邻栅极结构之 间的干扰；而且，所述介质层为固体，能够避免第一应力层和第二应力层的应力被释放。因 此，所述晶体管漏电流减少，性能改善。

【专利附图】

【附图说明】
[0034] 图1至图3是现有技术的具有应力层的晶体管的形成过程的剖面结构示意图；
[0035] 图4是一种应力层内具有空气空间的晶体管的剖面结构示意图；
[0036] 图5至图12是本发明实施例的晶体管的形成过程的剖面结构示意图。

【具体实施方式】
[0037] 如【背景技术】所述，现有技术形成的具有应力层的晶体管中容易产生漏电流。
[0038] 经过本发明的发明人研究发现，随着芯片集成度提高、晶体管的尺寸缩小，晶体管 的源区、漏区和沟道区的尺寸也相应缩小，使源区和漏区内掺杂离子的扩散现象更为明显； 当源区和漏区的底部发生离子扩散，容易在源区和漏区底部之间产生漏电流。请继续参考 图3,所述应力层13内具有掺杂离子以形成源区和漏区，其中，一旦靠近应力层13底部的 掺杂离子发生扩散即能够产生漏电流；而且，所述应力层13的底部也能够向栅极结构11下 方的衬底10提供应力，从而更有利于漏电流的产生；其次，由于应力层13底部会产生漏电 流，容易使相邻晶体管之间发生干扰，半导体器件的性能下降。
[0039] 为了解决上述问题，本发明的发明人提出一种具有应力层的晶体管，请参考图4， 包括：衬底20,所述衬底20包括：体层25、位于体层25表面的绝缘层21、以及绝缘层21表 面的娃层22 ;位于娃层22表面的栅极结构23 ;位于栅极结构23之间的娃层22内的开口 (未示出），所述开口暴露出绝缘层21表面；采用选择性外延沉积工艺自所述开口的侧壁表 面生长应力层24,直至开口闭合，所形成的应力层24底部表面的晶向为〈111>，所述应力层 24的底部相对于开口底部表面倾斜，且所述应力层24的底部表面与开口底部的绝缘层21 表面构成三角形剖面的空间A。由于开口底部的应力层24厚度减少，且开口底部的应力 层24内能够掺杂的离子也相应减少，从而抑制了应力层24底部所产生的漏电流；而且，应 力层24底部的空间A使相邻晶体管共用的源区或漏区底部电隔离，避免相邻晶体管之间发 生干扰。然而，所述应力层24底部和开口底部之间的空间A内为空气，所述应力层24底部 和开口底部之间的空间A会释放应力层24-部分应力，导致晶体管的沟道区获得的应力减 小；而且，空气的介电常数约为1. 0,当芯片集成度提高、晶体管的尺寸缩小时，所述空气不 足以电隔离相邻晶体管。因此，上述晶体管提高器件性能有限。
[0040] 经过本发明的发明人进一步研究，提出了一种新的晶体管，所述晶体管中，相邻栅 极结构之间的半导体层内具有开口，所述开口暴露出绝缘层，所述开口的侧壁表面具有第 一应力层，所述侧壁表面具有第一应力层的开口内填充有介质层，且所述介质层表面具有 填充满开口的第二应力层。所述介质层能够自开口底部隔离相邻栅极结构，防止第一应力 层底部的漏电流使相邻栅极结构导通，减少了相邻栅极结构之间的干扰；而且，所述介质层 为固体，能够避免第一应力层和第二应力层的应力被释放。因此，所形成的晶体管漏电流减 少，性能改善。
[0041] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0042] 图5至图12是本发明实施例的晶体管的形成过程的剖面结构示意图。
[0043] 请参考图5,提供衬底200,所述衬底包括绝缘层210、以及位于绝缘层210表面的 半导体层211，所述半导体层211表面具有若干栅极结构201。
[0044] 所述衬底200为后续工艺提供工作平台，所述衬底200为绝缘体上硅衬底，包括： 基底212、位于基底212表面的绝缘层210、以及位于绝缘层210表面的半导体层211 ;本 实施例中，所述半导体层211的材料为单晶硅。所述半导体层211表面的晶向为〈100>或 〈11〇>，则后续形成于半导体层211内的开口侧壁晶向为〈100>或〈110>，继而使形成于开口 侧壁表面的第一应力层底部表面的晶向为〈111>，使形成有第一应力层的开口底部尺寸大 于顶部尺寸。
[0045] 由所述若干栅极结构201后续形成的晶体管共用源区或漏区，有利于提高芯片的 集成度；然而，共用源区或漏区的相邻晶体管之间容易发生干扰，降低系统性能；因此，本 实施例后续在相邻栅极结构201之间的绝缘层210表面形成介质层，将相邻晶体管低于沟 道区的区域电隔离，防止漏电流使相邻晶体管沟道区下方发生导通而产生干扰。
[0046] 所述栅极结构201包括：位于半导体层211表面的栅介质层220、位于栅介质层 220表面的栅电极层221以及位于栅介质层220和栅电极层221两侧的半导体层211表面 的侧墙222。本实施例中，所述栅电极层221表面还具有掩膜层223,所述掩膜层223的材 料为氧化硅、氮化硅、或氧化硅和氮化硅的组合，所述掩膜层223在形成栅极结构201的过 程中，作为刻蚀形成栅电极层221和栅介质层220时的掩膜，而且，所述掩膜层能够在后续 形成开口、第一应力层和第二应力层时，保护栅电极层221顶部不受损伤。
[0047] 在一实施例中，所述栅介质层220的材料为氧化硅，所述栅电极层221的材料为多 晶硅。在另一实施例中，所述栅介质层220的材料为高K介质材料，所述221栅电极层的材 料为金属，所述栅极结构201用于形成高K金属栅（HKMG，High-k Metal Gate)晶体管，所 述栅极结构201采用后栅工艺（Gate Last Process)形成，且在当前步骤时，所述栅介质层 210和栅电极层211的空间位置由伪栅极层占据，所述伪栅极层的材料为多晶硅，所述伪栅 极层和衬底200之间还能够具有氧化硅层进行隔离，后续在形成源区和漏区之后，去除所 述伪栅极层，并形成栅介质层210和栅电极层211。
[0048] 请参考图6,刻蚀相邻栅极结构201之间的半导体层211直至暴露出绝缘层210为 止，形成开口 202。
[0049] 所述开口 202的形成工艺为各向异性的干法刻蚀工艺，所述干法刻蚀工艺以所述 栅极结构201为掩膜形成于相邻栅极结构201之间，且所形成的开口 202的侧壁相对于半 导层211表面垂直，因此所述开口 202的侧壁表面晶向为〈110>或〈100>，能够使后续采用 选择性外延沉积工艺所形成的第一应力层底部表面晶向为〈111>，从而后续形成的第一应 力层底部表面相对于绝缘层211表面倾斜，所形成的第一应力层底部的厚度较顶部的厚度 薄，则第一应力层底部向栅极结构201下方提供的应力小，而且第一应力层底部区域内的 掺杂离子较少，从而抑制了在沟道区下方产生漏电流，防止相邻晶体管之间的干扰，提高系 统或芯片稳定性。
[0050] 由于本实施例中所述半导体层211的材料为单晶硅，所述各向异性的干法刻蚀工 艺为：刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫 升每分钟?800标准晕升每分钟，氯气的流量为20标准晕升每分钟?100标准晕升每分 钟，惰性气体的流量为50标准晕升每分钟?1000标准晕升每分钟，刻蚀腔室的压力为2晕 托?200毫托，刻蚀时间为15秒?60秒。在其他实施例中，当所述半导体层211的材料为 其他材料，例如单晶锗时，刻蚀气体的流量能够根据半导体层211的材料进行调整。
[0051] 请参考图7,在所述开口 202的侧壁表面形成第一应力层203。
[0052] 所述第一应力层203的材料为硅锗、硅、碳化硅、锗或III-V族化合物，所述第一应 力层203的形成工艺为选择性外延沉积工艺；所形成的第一应力层203与半导体层211之 间存在晶格失配，能够向栅极结构201下方的沟道区提供拉应力或压应力，以满足不同导 电类型晶体管的沟道区对于应力的需求。
[0053] 本实施例中，所述半导体层211的材料为单晶硅，当所形成的晶体管为P型时，所 述第一应力层203的材料为硅锗，当所形成的晶体管为N型时，所述第一应力层203的材料 为碳化硅。
[0054] 本实施例中，所述第一应力层203包括第一部分I和第二部分II，所述第二部分 II到开口 202底部的距离大于第一部分I到开口 202底部的距离，所述第一部分I表面到 开口 202侧壁的距离小于第二部分II表面到开口 202侧壁的距离。在其他实施例中，所述 第一部分I表面到开口 202侧壁的距离还能够等于第二部分II表面到开口 202侧壁的距 离。
[0055] 由于所述开口 202的底部为绝缘层210,开口 202的侧壁为半导体层211，因此所 述第一应力层203仅从开口 202的侧壁表面开始生长，而所述开口 202底部的绝缘层210表 面不会同时生长第一应力层203,所述选择性外延沉积工艺的外延方向与半导体层211表 面平行；而且，由于所述选择性外延沉积工艺在〈111>晶向上的生长速率最慢，因此所形成 的第一应力层203的第一部分I表面不与开口 202底部的绝缘层210接触，且相对于开口 202底部的绝缘层210表面倾斜，所形成的第一应力层203的第一部分I表面到开口 202侧 壁的距离Hi较小，而应力层203的第二部分II表面的开口 202侧壁的距离H2较大，在形成 第一应力层203之后，开口 202底部平行于半导体层211表面的宽度尺寸L2小于开口 203 顶部平行于半导体层211表面的宽度尺寸U，后续在开口 202内形成介质层之后，能够抑制 第一应力层203底部所产生的漏电流，防止第一应力层203底部产生的漏电流使相邻晶体 管之间发生干扰。
[0056] 本实施例中，所述第一应力层203的第一部分I表面相对于绝缘层210表面倾斜， 所述第一应力层203的第二部分II表面相对于绝缘层210表面垂直，所述第一应力层203 的第一部分I表面的晶面为（111)。所述第一部分I表面到开口 202侧壁的距离氏小于第 二部分II表面到开口 202侧壁的距离H2，则第一部分I内能够掺杂的离子较少，掺杂离子发 生扩散的能力弱，能够抑制第一应力层203底部产生的漏电流；其次，第一部分I在减少漏 电流的同时，依旧能够向栅极结构201下方的沟道区提供应力，使沟道区获得足够的应力。
[0057] 形成所述第一应力层203之后，所述开口 202并未被闭合，能够在后续工艺中在所 述开口 202内填充介质层，所述介质层为固体，能够避免第一应力层203以及后续形成的第 二应力层的应力释放，保证向晶体管的沟道区施加足够的应力；而且，能够采用介电常数更 高的绝缘材料形成介质层，隔离相邻晶体管的效果更佳。
[0058] 所述选择性外延沉积工艺包括：温度为500摄氏度?800摄氏度，气压为1托? 100托，沉积气体包括硅源气体(例如SiH 4或SiH2Cl2)、锗源气体(例如GeH4)、碳源气体(例 如CH 4、CH3C1或CH2C12)、其他III族或V族源气体，所述硅源气体、锗源气体、碳源气体、其 他III族或V族源气体的流量为1标准毫升/分钟?1000标准毫升/分钟；本实施例中， 反应气体为SiH 4和GeH4，形成的第一应力层203的材料为硅锗；所述选择性外延沉积工艺 的气体还包括HC1和H 2，所述HC1的流量为1标准晕升/分钟?1000标准晕升/分钟，H2 的流量为〇. 1标准升/分钟?50标准升/分钟。
[0059] 其中，HC1气体具有刻蚀性，用于进行原位（in-situ)刻蚀，从而控制第一应力层 203的外延方向。在本实施例中，通过控制垂直与半导体层211表面方向的原位刻蚀速率， 使所形成的第一应力层203顶部表面与半导体层211表面齐平，并使第一应力层203沿平 行于半导体层211表面的方向生长。
[0060] 在一实施例中，在米用选择性外延沉积工艺形成第一应力层203时，还能够米用 原位掺杂工艺在第一应力层203内掺杂P型离子或N型离子，使所述第一应力层203以及 后续形成的第二应力层能够作为晶体管的源区或漏区。在另一实施例中，也能够在形成第 一应力层203和第二应力层之后，采用离子注入工艺形成源区或漏区。
[0061] 在另一实施例中，请参考图11，所述第一应力层203的表面均相对于绝缘层表面 210倾斜，使开口 202底部的宽度尺寸大于开口 202顶部的宽度尺寸，后续形成的介质层底 部尺寸大于顶部尺寸，能够有效地隔离第一应力层203底部区域，减少漏电流；同时，第一 应力层203底部依旧能够向沟道区提供足够的应力。所述第一应力层203的形成工艺为选 择性外延沉积工艺，所述第一应力层203表面的晶向为〈111>。
[0062] 在另一实施例中，请参考图12,所述第一应力层203暴露出开口 202底部的部分 侧壁表面，所述第一应力层203的形成工艺为：在开口 202底部的绝缘层210表面形成牺牲 层；在形成牺牲层之后，在开口 202的侧壁表面形成第一应力层203,所述第一应力层203 的表面能够相对于绝缘层表面垂直或倾斜，或者所述第一应力层203还能够包括第一部分 和第二部分，所述第二部分到开口 202底部的距离大于第一部分到开口 202底部的距离，所 述第一部分表面到开口 202侧壁的距离小于或等于第二部分表面到开口 202侧壁的距离， 如图12所示实施例中，第一应力层203相对于绝缘层210表面垂直；在形成第一应力层203 之后，去除所述牺牲层。后续形成介质层之后，开口 202底部完全被介质层填充，其隔离相 邻晶体管的效果更好。
[0063] 请参考图8,在形成第一应力层203之后，在所述开口 202内填充介质层204,所述 介质层204的表面低于半导体层211表面。
[0064] 所述介质层204的形成工艺为：采用流体化学气相沉积（FCVD)工艺在开口 202 内、第一应力层203表面、栅极结构201表面以及半导体层211表面形成介质薄膜；采用回 刻蚀工艺去除第一应力层203顶部表面、栅极结构201表面以及半导体层211表面的介质 薄膜，所述回刻蚀工艺较佳的是湿法刻蚀工艺，刻蚀液包括氢氟酸。由于形成第一应力层 203之后，所述开口 202底部的宽度大于顶部的宽度，而所述流体化学气相沉积工艺能够使 介质层204的材料充分填充于开口 202中，避免所形成的介质层204内产生空隙或缺陷；所 述介质层204的介电常数大于2. 0,本实施例中，所述介质层204的材料为氧化硅。
[0065] 所述流体化学气相沉积工艺为：反应物包括氧气等离子体、硅源气体(例如SiH4)、 载气(例如氮气、氢气或惰性气体）；首先，在反应温度低于100摄氏度，压力为〇. 1托?10 托，晶圆温度为0摄氏度?150摄氏度的状态下，在开口 202内沉积形成流体氧化硅材料， 所述流体的氧化硅材料能够优先进入开口 202之间，并使开口 202底部被填充满；之后，进 行热退火，去除氧化硅材料中的氢氧键，以排出水分，形成固态的氧化硅，本实施例中，所述 热退火的气体包括氮气、氩气或氦气，退火温度为300摄氏度?1000摄氏度。此外，在所述 流体化学气相沉积工艺中，一部分氧化硅材料形成于半导体层211、栅极结构201、以及第 一应力层203顶部表面，因此在沉积工艺之后，需要回刻蚀以去除衬底200、栅极结构201、 以及第一应力层203顶部表面的氧化硅材料，使所形成的介质层204仅形成于开口 202内， 且介质层204的顶部表面低于半导体层211表面，所形成的介质层204的顶部尺寸小于底 部尺寸。
[0066] 形成介质层204之后，所述介质层204为固体，能够防止第一应力层203和后续形 成的第二应力层所产生的应力向开口 202内的空间释放，保证了栅极结构下方的沟道区内 获得足够的应力；而且，所述介质层204的介电常数较高，更有利于电隔离相邻晶体管的沟 道区下方的半导体层211，避免沟道区下方产生的漏电流使相邻晶体管之间发生干扰；因 此，所形成的晶体管性能改善。
[0067] 请参考图9,在形成介质层204之后，在所述第一应力层203和介质层204表面形 成填充满开口 202 (如图8所示）的第二应力层205。
[0068] 所述第二应力层205的材料为硅锗、硅、碳化硅、锗或III-V族化合物，所述第二应 力层205的材料能够与第一应力层203相同或不同，所述第二应力层205材料的选取以不 减小栅极结构201下方的沟道区获得的应力为准，例如当第一应力层203的材料为硅锗时， 所述第二应力层205能够为硅锗或锗，且当第二应力层205的材料为锗时，栅极结构201下 方的沟道区获得的压应力增大，所形成的PM0S晶体管性能更佳。
[0069] 所述第二应力层205的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工 艺的参数如形成第一应力层203时相同，在此不做赘述。在本实施例中，所述选择性外延沉 积工的外延方向平行于半导体层211表面，即通过控制垂直于半导体层211表面的原位刻 蚀速率，使所形成的第一应力层203和第二应力层205的表面与半导体层211表面齐平。在 另一实施例中，能够使第二应力层205还形成于第一应力层203的顶部表面，所述第二应力 层205的表面高于半导体层211表面，由于无需严格控制垂直于半导体层211表面的原位 刻蚀速率，使形成第二应力层205的选择性外延沉积工艺更为简化。
[0070] 在一实施例中，在采用选择性外延沉积工艺形成第二应力层205时，还能够采用 原位掺杂工艺在第一应力层203内掺杂P型离子或N型离子，且所掺杂的离子与第一应力 层203内掺杂的离子类型相同，使所述第一应力层203和第二应力层205能够作为晶体管 的源区或漏区。在另一实施例中，也能够在形成第二应力层205之后，采用离子注入工艺形 成源区或漏区。
[0071] 请参考图10,在第二应力层205和第一应力层203表面形成接触层206 ;在衬底 200、栅极结构201和接触层206表面形成层间介质层207 ;在所述层间介质层207内形成 与接触层206电连接的导电插塞208。
[0072] 需要说明的是，在一实施例中，在形成第一应力层203和第二应力层205时，未进 行原位掺杂工艺，则在形成接触层之前，采用离子注入工艺在第一应力层203和第二应力 层205内掺杂P型离子或N型离子，形成源区或漏区。
[0073] 所述接触层206用于提高源区或漏区与导电插塞208之间的接触界面的导电性 能，所述接触层206的材料为金属硅化物，形成工艺为：在第一应力层203和第二应力层 205表面外延娃层；采用自对准金属娃化（self-aligned silicide)工艺在娃层表面形成 金属硅化物材料。
[0074] 所述层间介质层207的材料为氧化娃和氮化娃中的一种和两种组合。本实施例 中，由于栅电极层221表面具有掩膜层223,在形成接触层206之后，首先在衬底、第一栅极 结构、第二应力层205表面沉积第一介质薄膜，之后抛光所述第一介质薄膜和掩膜层223并 暴露出栅电极层221表面，再于栅电极层221和第一介质薄膜表面形成第二介质层薄膜，所 述第一介质薄膜和第二介质层薄膜构成介质层207。
[0075] 所述导电插塞208的材料为铜或钨，形成工艺包括：在层间介质层207内刻蚀形成 暴露接触层206的通孔；在所述通孔内填充导电材料，并抛光去除层间介质层207表面的导 电材料。
[0076] 本实施例中，在开口的侧壁表面形成第一应力层，第一应力层的第一部分表面相 对于开口底部倾斜，所述第一应力层的第一部分表面到开口侧壁的距离小于第二部分表面 到开口侧壁的距离，使所述开口底部的宽度尺寸大于开口顶部的宽度尺寸；则第一应力层 的第一部分内能够掺杂的离子较少，且向栅极结构下方提供的应力较小，从而能够抑制第 一应力层底部产生的漏电流；而且，第一应力层能够向沟道区提供应力，保证了晶体管的性 能。在形成第一应力层之后，在开口内填充介质层，所述介质层能够电隔离相邻栅极结构下 方的沟道区以下的半导体层，防止在第一应力层底部产生的漏电流使相邻晶体管导通，减 少了相邻晶体管之间的干扰；其次，所述介质层为固体，能够避免第一应力层和第二应力层 的应力向相邻栅极结构之间释放。因此，所形成的晶体管性能改善。
[0077] 相应的，本发明的实施例还提供一种晶体管，请继续参考图10,包括：衬底200,所 述衬底包括绝缘层210、以及位于绝缘层210表面的半导体层211，所述半导体层211表面 具有若干栅极结构201 ;位于相邻栅极结构201之间的半导体层211的开口（未示出），所述 开口暴露出绝缘层210 ;位于所述开口侧壁表面的第一应力层203 ;位于侧壁表面具有第一 应力层203的开口内的介质层204,所述介质层204的表面低于半导体层211表面；位于所 述第一应力层203和介质层204表面的第二应力层205,所述第二应力层205填充满开口。 [0078] 所述晶体管还包括：位于第二应力层205和第一应力层203内的源区或漏区(未示 出）;位于第二应力层205和第一应力层203表面的接触层206 ;位于衬底200、栅极结构201 和接触层206表面的层间介质层207 ;位于所述层间介质层207内的导电插塞208,所述导 电插塞208与接触层206电连接
[0079] 所述衬底200为绝缘体上硅衬底，包括：基底212、位于基底212表面的绝缘层 210、以及位于绝缘层210表面的半导体层211 ;本实施例中，所述半导体层211的材料为单 晶娃。所述半导体层211表面的晶向为〈100>或〈110>。所述开口的侧壁相对于半导体层 211表面垂直，则所述开口侧壁表面的晶向为〈100>或〈110>。
[0080] 所述栅极结构201包括：位于半导体层211表面的栅介质层220、位于栅介质层 220表面的栅电极层221以及位于栅介质层220和栅电极层221两侧的半导体层211表面 的侧墙222。
[0081] 所述第一应力层203或第二应力层205的材料为硅锗、硅、碳化硅、锗或III-V族 化合物；所述第一应力层203的底部表面相对于绝缘层210表面倾斜，且所述第一应力层 203的底部表面的晶向为〈111> ;所述第一应力层203靠近开口 202底部的部分厚度较薄， 而靠近开口 202顶部的部分厚度较厚，能够减少第一应力层203底部在沟道区下方产生漏 电流。
[0082] 本实施例中，所述第一应力层203包括第一部分I和第二部分II，所述第二部分 II到开口底部的距离大于第一部分I到开口底部的距离，所述第一部分I表面到开口侧壁 的距离小于第二部分II表面到开口侧壁的距离。在其他实施例中，所述第一部分I表面到 开口侧壁的距离还能够等于第二部分II表面到开口侧壁的距离。
[0083] 本实施例中，所述第一应力层203的第一部分I表面相对于绝缘层210表面倾斜， 所述第一应力层203的第二部分II表面相对于绝缘层210表面垂直，所述第一应力层203 的第一部分I表面的晶向为〈111>。
[0084] 在另一实施例中，所述第一应力层203的表面均相对于绝缘层210表面倾斜，使开 口 202底部的宽度尺寸大于开口 202顶部的宽度尺寸。
[0085] 在另一实施例中，所述第一应力层203还暴露出开口底部的部分侧壁表面。
[0086] 所述介质层204的材料其介电常数大于2. 0,本实施例中，所述介质层204的材料 为氧化硅。所述介质层204为固体，能够防止第一应力层203和第二应力层205所产生的 应力向相邻栅极结构201之间的半导体层211内释放，保证了栅极结构201下方的沟道区 内获得足够的应力；而且，所述介质层204的介电常数较高，更有利于电隔离相邻晶体管的 沟道区下方的半导体层211，避免沟道区下方产生的漏电流使相邻晶体管之间发生干扰； 因此，所形成的晶体管性能改善。
[0087] 本实施例中，所述侧壁表面具有第一应力层的开口内具有介质层，所述介质层能 够隔离相邻栅极结构下方的沟道区以下的半导体层，防止第一应力层底部的漏电流使相邻 栅极结构导通，减少了相邻栅极结构之间的干扰；而且，所述介质层为固体，能够避免第一 应力层和第二应力层的应力向相邻栅极结构之间释放，所述晶体管性能改善。
[0088] 综上所述，晶体管的形成方法中，在相邻栅极结构之间的半导体层内形成暴露出 绝缘层的开口之后，在所述开口的侧壁表面形成第一应力层，在所述开口内填充介质层，并 在所述介质层表面形成填充满开口的第二应力层。所述第一应力层和第二应力层能够向栅 极结构下方的沟道区提供应力，并用于形成相邻两个栅极结构所构成晶体管的共用源区或 漏区。所述介质层能够自开口底部电隔离相邻栅极结构，防止第一应力层底部产生的漏电 流使相邻栅极结构导通，减少了相邻晶体管之间的干扰；而且，所述介质层为固体，能够避 免第一应力层和第二应力层的应力被释放。因此，所形成的晶体管漏电流减少，且性能改 善。
[0089] 进一步，所述第一应力层包括第一部分和第二部分，所述第二部分到开口底部的 距离大于第一部分到开口底部的距离，所述第一部分表面到开口侧壁的距离小于或等于第 二部分表面到开口侧壁的距离，则第一部分内能够掺杂的离子较少，掺杂离子发生扩散的 能力弱，能够抑制第一应力层底部产生的漏电流；其次，第一部分在减少漏电流的同时，依 旧能够向栅极结构下方的沟道区提供应力，使沟道区获得足够的应力，晶体管的性能得以 保证。
[0090] 进一步，所述介质层采用流体化学气相沉积工艺形成的，所形成的介质层材料为 氧化硅。由于在形成第一应力层之后，开口底部的宽度大于具有第二部分应力层的开口宽 度，为了使介质层能够充分填充开口底部区域而不产生空隙或缺陷，需要采用所述流体化 学气相沉积工艺形成氧化硅；而且，所述氧化硅的介电常数大于2.0,其电隔离效果佳，能 够充分电隔离相邻栅极结构下方、靠近绝缘层的半导体层。
[0091] 进一步，所述第一应力层的形成工艺为选择性外延沉积工艺，且外延方向与半导 体层的表面平行；由于所述开口底部为绝缘层，不会生长第一应力层，所述第一应力层仅从 开口的侧壁表面开始生长，且外延沉积工艺在（111)晶面的生长速度最慢，因此所形成的第 一应力层底部相对于开口底部倾斜，所述开口底部的尺寸大于顶部的尺寸。
[0092] 晶体管中，相邻栅极结构之间的半导体层内具有开口，所述开口暴露出绝缘层，所 述开口的侧壁表面具有第一应力层，，所述侧壁表面具有第一应力层的开口内填充有介质 层，且所述介质层表面具有填充满开口的第二应力层。所述介质层能够自开口底部隔离相 邻栅极结构，防止第一应力层底部的漏电流使相邻栅极结构导通，减少了相邻栅极结构之 间的干扰；而且，所述介质层为固体，能够避免第一应力层和第二应力层的应力被释放。因 此，所述晶体管漏电流减少，性能改善。
[0093] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种晶体管的形成方法，其特征在于，包括： 提供衬底，所述衬底包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面 具有若干栅极结构； 刻蚀相邻栅极结构之间的半导体层直至暴露出绝缘层为止，形成开口； 在所述开口的侧壁表面形成第一应力层； 在形成第一应力层之后，在所述开口内填充介质层，所述介质层的表面低于半导体层 表面； 在形成介质层之后，在所述第一应力层和介质层表面形成填充满开口的第二应力层。
2. 如权利要求1所述晶体管的形成方法，其特征在于，所述第一应力层包括第一部分 和第二部分，所述第二部分到开口底部的距离大于第一部分到开口底部的距离，所述第一 部分表面到开口侧壁的距离小于或等于第二部分表面到开口侧壁的距离。
3. 如权利要求2所述晶体管的形成方法，其特征在于，所述第一应力层的第一部分表 面相对于绝缘层表面倾斜，所述第一应力层的第二部分表面相对于绝缘层表面垂直。
4. 如权利要求3所述晶体管的形成方法，其特征在于，所述第一部分表面的晶向为 〈111>。
5. 如权利要求1所述晶体管的形成方法，其特征在于，所述第一应力层的表面相对于 绝缘层表面倾斜，使开口底部的宽度尺寸大于开口顶部的宽度尺寸。
6. 如权利要求5所述晶体管的形成方法，其特征在于，所述第一应力层表面的晶向为 〈111>。
7. 如权利要求1、2或5所述晶体管的形成方法，其特征在于，所述第一应力层暴露出开 口底部的部分侧壁表面。
8. 如权利要求1所述晶体管的形成方法，其特征在于，所述第一应力层或第二应力层 的材料为硅锗、硅、碳化硅、锗或III-V族化合物。
9. 如权利要求8所述晶体管的形成方法，其特征在于，所述第一应力层或第二应力层 的形成工艺为选择性外延沉积工艺。
10. 如权利要求9所述晶体管的形成方法，其特征在于，所述第一应力层和第二应力层 的形成工艺为选择性外延沉积工艺；其中，第一应力层的外延方向与半导体层的表面平行。
11. 如权利要求1所述晶体管的形成方法，其特征在于，所述介质层的材料的介电常数 大于2. 0,所述介质层的形成工艺为：采用流体化学气相沉积工艺在开口内、第一应力层表 面、栅极结构表面以及半导体层表面形成介质薄膜；采用回刻蚀工艺去除第一应力层顶部 表面、栅极结构表面以及半导体层表面的介质薄膜。
12. 如权利要求11所述晶体管的形成方法，其特征在于，所述介质层的材料为氧化硅。
13. 如权利要求1所述晶体管的形成方法，其特征在于，所述开口的形成工艺为各向异 性的干法刻蚀工艺，所述开口的侧壁相对于半导体层表面垂直。
14. 如权利要求1所述晶体管的形成方法，其特征在于，所述衬底为绝缘体上硅衬底， 所述半导体层的材料为单晶硅，所述半导体层表面的晶向为〈1〇〇>或〈11〇>。
15. 如权利要求1所述晶体管的形成方法，其特征在于，所述栅极结构包括： 位于半导体层表面的栅介质层、位于栅介质层表面的栅电极层以及位于栅介质层和栅 电极层两侧的半导体层表面的侧墙。
16. 如权利要求1所述晶体管的形成方法，其特征在于，还包括：在第二应力层表面形 成接触层，在衬底、栅极结构和接触层表面形成层间介质层，在所述层间介质层内形成与接 触层电连接的导电插塞。
17. -种采用如权利要求1至16任一项方法所形成的晶体管，其特征在于，包括： 衬底，所述衬底包括绝缘层、以及位于绝缘层表面的半导体层，所述半导体层表面具有 若干栅极结构； 位于相邻栅极结构之间的半导体层的开口，所述开口暴露出绝缘层； 位于所述开口侧壁表面的第一应力层； 位于侧壁表面具有第一应力层的开口内的介质层，所述介质层的表面低于半导体层表 面； 位于所述第一应力层和介质层表面的第二应力层，所述第二应力层填充满开口。
【文档编号】H01L21/336GK104217957SQ201310224085
【公开日】2014年12月17日 申请日期:2013年6月5日 优先权日:2013年6月5日
【发明者】洪中山 申请人:中芯国际集成电路制造(上海)有限公司