深沟槽填充结构及其制作方法与流程

本发明涉及半导体制造领域，具体涉及一种深沟槽填充结构及其制作方法。

背景技术：
绝缘体上硅（SiliconOnInsulator，SOI）技术是在顶层半导体和衬底之间形成一层埋氧化层。使用绝缘体上硅结构的集成电路元件与传统集成电路元件相比，具有集成密度高、速度快、短沟道效应小、功耗低的特点，同时还可以避免体硅结构中的闩锁效应，是半导体技术发展的主流工艺。参考图1，示出了现有技术一种SOI作为基底的RF传输线简单等效模型示意图。等效模型2采用SOI作为基底，输入信号为一较大振幅的射频信号1时，所述SOI结构的元件的传导特性受所述射频信号的影响，容易输出一失真的输出信号3。如何减小输出信号的失真是本领域技术人员亟待解决的技术问题之一。

技术实现要素：
本发明解决的技术问题是提供一种深沟槽填充结构及其制作方法，能够减少输入射频信号对绝缘体上硅带来的影响，以改善输出信号失真的问题。为了解决所述技术问题，本发明提供一种深沟槽填充结构的制作方法，包括：提供衬底；形成依次位于所述衬底上的埋氧层和半导体层；在所述埋氧层和所述半导体层的侧壁上形成侧墙；以所述侧墙为掩模，沿所述衬底方向去除与所述埋氧层相接触的部分衬底材料，形成由剩余衬底、所述埋氧层以及所述侧墙围成的沟槽；在所述沟槽中形成本征半导体层；在形成有所述本征半导体层的所述沟槽中形成隔离结构。可选的，所述衬底为硅衬底，所述半导体层为P型硅层，所述本征半导体层为多晶硅，所述埋氧层的材料为氧化硅，所述侧墙的材料为氧化硅。可选的，所述侧墙沿衬底方向的厚度在300～500埃的范围内。可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：使剩余衬底的宽度小于所述半导体层的宽度。可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：使所述沟槽沿衬底方向的深度小于所述半导体层宽度的二分之一。可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：通过湿法蚀刻去除部分衬底材料。可选的，所述衬底的材料为半导体，所述湿法蚀刻的蚀刻剂为氢氧化钾或者四甲基氢氧化铵溶液。可选的，所述隔离结构的材料为氧化硅，在所述本征半导体层和所述埋氧层侧壁上形成隔离结构的步骤包括：通过高密度等离子体沉积的方式形成所述隔离结构，以填充所述形成有本征半导体层的沟槽。可选的，在形成隔离结构后，还包括通过化学机械抛光去除多余的本征半导体层材料和多余的隔离结构材料。相应地，本发明还提供一种深沟槽填充结构，包括：衬底；依次位于所述衬底上的埋氧层、半导体层；所述衬底的侧壁开设有延伸至所述半导体层下方的沟槽，所述沟槽内设置有本征半导体层。与现有技术相比，本发明的技术方案具有以下优点：在衬底和埋氧层之间设置本征半导体层，所述本征半导体层起到陷阱层（traprichlayer）的作用，从而可以限制自由载流子的移动，即使在输入射频信号振幅较大时，由于自由载流子可以处于所述陷阱层中，因此所述较大振幅的射频信号也不会明显改变深沟槽填充结构中衬底的性质，从而减小输出信号的失真，进而提高了采用本发明深沟槽填充结构的半导体器件的射频特性。另外，形成的本征半导体层沿衬底方向的深度小于半导体层宽度的二分之一，在保证所述本征半导体层能够限制自由载流子的移动的同时，也不会因过多使用本征半导体材料而大幅增加生产成本。附图说明图1是现有技术一种SOI作为基底的RF传输线简单等效模型示意图；图2是本发明深沟槽填充结构制作方法一实施例的流程示意图；图3至图6是本发明深沟槽填充结构的制作方法一实施例形成的深沟槽填充结构的示意图；图7是本发明深沟槽填充结构的制作方法形成的沟槽填充结构的俯视图；图8是本发明深沟槽填充结构的制作方法另一实施例的示意图。具体实施方式现有的采用绝缘体上硅的集成电路元件在通过较大振幅的射频信号时，容易出现输出的射频信号波形失真的问题。通过分析SOI作为基底的RF传输线等效模型，发现：由于射频信号幅度很大，容易引起SOI埋氧层以下的衬底耗尽甚至反型，这个过程伴随着自由载流子的变化，相当于等效模型中的电容发生变化。因此，经过所述传输线的射频信号受到干扰，容易产生失真的输出信号。为了解决上述技术问题，本发明提供一种深沟槽填充结构的制作方法。参考图2，示出了本发明一种深沟槽填充结构的制作方法，包括：步骤S1，提供衬底；步骤S2，形成依次位于所述衬底上的埋氧层和半导体层；步骤S3，在所述埋氧层和所述半导体层的侧壁上形成侧墙；步骤S4，以所述侧墙为掩模，沿所述衬底方向去除与所述埋氧层相接触的部分衬底材料，形成由剩余衬底、所述埋氧层以及所述侧墙围成的沟槽；步骤S5，在所述沟槽中形成本征半导体层；步骤S6，在形成有所述本征半导体层的所述沟槽中形成隔离结构。下面结合附图对本发明的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。参考图3至图6，示出了本发明深沟槽填充结构制作方法一实施例形成的深沟槽填充结构的示意图。如图3所示，执行步骤S1，提供衬底100。在本实施例中，所述衬底100采用硅衬底。但是，本发明对衬底100的材料不作任何限制，在其他实施例中还可以采用例如锗或硅锗的材料作为衬底100。继续参考图3，执行步骤S2，形成依次位于所述衬底100上的埋氧层101以及半导体层102。具体地，形成埋氧层101以及半导体层102的步骤包括：先在衬底100上依次覆盖埋氧层材料和半导体层材料。之后，通过曝光、刻蚀等步骤图形化半导体层材料以形成有源区。图形化后的半导体层材料为半导体层102。在刻蚀半导体层102时还刻蚀所述埋氧层材料，直至露出衬底100，所述埋氧层材料图形化后形成埋氧层101。其中，半导体层102用于形成半导体器件。在本实施例中，半导体层102用做MOS管的基底，半导体层102中会形成源区和漏区。在本实施例中，半导体层102为P型硅层，但不应以此限制本发明半导体层102的材料和掺杂类型。埋氧层101可以起到隔离所述半导体层102与所述衬底100的作用。在本实施例中，埋氧层101的材料为氧化硅。需要说明的是，本实施例中，所述方法还包括：在半导体层102上方依次形成垫氧层103和顶层104，其中：顶层104用作化学机械研磨工艺的阻挡层。在本实施例中，所述顶层104采用氮化硅材料。垫氧层103用于缓冲所述顶层104应力。在本实施例中，垫氧层103采用二氧化硅材料。如图4所示，执行步骤S3，在所述埋氧层101、半导体层102的侧壁上形成侧墙105。所述侧墙105用于在形成沟槽的步骤中起到保护所述半导体层102的作用。其中，形成所述侧墙105的方法是，在所述埋氧层101、半导体层102上以及埋氧层101、半导体层102露出的衬底100上沉积一层介质材料，随后采用干法刻蚀去除位于所述埋氧层101与所述半导体层102上的介质材料，留下的位于所述埋氧层101、半导体层102侧壁上的介质材料构成所述侧墙105。在本实施例中，侧墙105的材料为氧化硅。可以采用化学气相沉积的方式沉积氧化硅材料，但是本发明对侧墙105的材料和形成工艺不做限制。需要说明的是，如果所述侧墙105沿衬底100方向厚度过小，则无法起到保护所述埋氧层101、半导体层102的作用；但是，如果所述侧墙105沿衬底100方向的厚度过大，容易造成材料的浪费。因此，可选的，侧墙105沿衬底100的厚度在300～500埃的范围内。如图5所示，执行步骤S4，以所述侧墙105作为掩模，沿衬底100方向（即平行衬底100表面、朝向衬底100中心的方向，如图5中箭头A示意的方向）去除与所述埋氧层101相接触的一部分衬底材料，使剩余的衬底100的宽度小于所述半导体层102的宽度，形成由剩余衬底100与所述埋氧层101以及侧墙105围成的沟槽109。可选的，所述沟槽109的位置与半导体层102后续形成的源区、漏区的位置相对应，（即所述沟槽109位于半导体层102中源区、漏区的下方），以便于使后续填充于所述沟槽109中的本征半导体层与所述源区、漏区的位置相对应。在本实施例中，为了保证衬底100对埋氧层101的支撑强度，沟槽109沿衬底100方向的深度小于所述半导体层102宽度的二分之一。在本实施例中，去除衬底材料的方法可以采用湿法蚀刻。具体地，所述衬底100的材料为硅，所采用的蚀刻剂可以是氢氧化钾或者四甲基氢氧化铵，这种蚀刻剂能够快速去除部分衬底材料，而不会对侧墙105产生过多地损伤。如图6所示，执行步骤S5，在所述沟槽109中形成一定厚度的本征半导体层107。所述本征半导体层107能够起到陷阱层（traprichlayer）的作用，可以大幅度降低这些来自衬底100的自由载流子在本征半导体层107中的载流子寿命，使得这些自由载流子无法响应射频型号。由于自由载流子无法响应射频型号，相应地，等效模型中的电容不会随射频信号进行有效的充放电。也就是说所述电容不再随射频信号的幅度发生变化，减小了输出信号的失真，从而改善了射频信号的传输。此外，本征半导体层107形成于沟槽109中且仅具有较小的厚度（沿衬底100表面方向厚度较小而未覆盖衬底100整个表面），因此本实施例采用本征半导体层107的材料较少，不会造成生产成本的增加。继续参照图6，在形成有所述本征半导体层107的沟槽中形成隔离结构106。所述隔离结构106用于填充形成了本征半导体层107的沟槽，保证SOI结构的平整度（在沟槽109中形成本征半导体层107后，本征半导体层107可能不能将沟槽109完全填充）；所述隔离结构106还用于保护所述本征半导体层107，此外，还可以起到对相邻有源区进行绝缘的作用。在本实施例中，隔离结构106通过高密度等离子体沉积的方式形成，采用这种方法形成的隔离结构106较为均匀。在本实施例中，所述隔离结构106的材料为氧化硅。除此以外，在形成隔离结构106后，还包括通过化学机械抛光（CMP）去除多余的本征半导体层材料和多余的隔离结构106材料，使得整个深沟槽填充结构的表面变平整。在所述CMP过程中，所述顶层104起到停止层的作用。至此完成了深沟槽填充结构的制作过程。如图7所示，在深沟槽填充结构的制作完成后，可以去除深沟槽填充结构的顶层104和垫氧层103。之后，在露出的半导体层102上形成多叉指结构的栅极108，还可以在栅极108两侧的半导体层102内形成源极和漏极（图中未标出），以便于形成MOS管。较大振幅的射频信号通过所述MOS管时，输出信号与输入信号的波形基本一致，具有较少的信号失真问题。参考图8是本发明深沟槽填充结构的制作方法另一实施例的示意图。本实施例与第一实施例的相同之处不再赘述。本实施例与第一实施例的不同之处在于，本实施例有源区面积较大（本实施例用于形成多叉指结构的栅极，因此有源区面积较大），因此，在执行步骤S2，形成依次位于所述衬底上的埋氧层以及半导体层时，包括以下分步骤：先在衬底上依次覆盖埋氧层材料和半导体层材料。之后，通过曝光、刻蚀等步骤图形化半导体层材料和埋氧层材料时，除了通过图形化定义有源区之外，还对有源区内的半导体层材料和埋氧层材料也进行图形化直至露出衬底，从而将较大尺寸的有源区划分成多个较小的区域。如图8所示，在有源区内形成有3个并列的小块区域，但是本发明对有源区内小块区域的数量和排布方式不作限制。之后与上述实施例类似地，继续执行步骤S3，在有源区的埋氧层、半导体层的侧壁上形成第一侧墙（图中未示出），在有源区内小块区域之间的埋氧层、半导体层的侧壁上形成第二侧墙（图中未示出）。执行步骤S4，以所述第一侧墙为掩模进行刻蚀，可以形成有源区之间的第一沟槽201。以所述第二侧墙为掩模进行刻蚀，可以形成小块区域之间的第二沟槽202。后续步骤与上述实施例的技术方案类似，在此不再赘述。相应地，本发明还提供一种深沟槽填充结构，所述深沟槽填充结构可以由上述深沟槽填充结构的制作方法形成，但是本发明对此不作限制。继续参考图6，所述深沟槽填充结构包括：衬底100;依次位于所述衬底上的埋氧层101、半导体层102；所述衬底100的侧壁开设有延伸至所述半导体层102下方的沟槽，所述沟槽内设置有本征半导体层107。所述本征半导体层107能起到陷阱层（traprichlayer）的作用，使自由载流子无法响应射频型号，相当于等效模型中电容不会随射频信号进行有效的充放电，也就是说电容不再随射频信号的幅度发生变化，减小了输出信号的失真，从而改善了射频信号的传输。由于本征半导体层107设置于所述沟槽109中且仅具有一定厚度（并未覆盖整个衬底100表面），采用的材料较少，因此本发明在限制自由载流子移动从而改善信号失真问题的同时，还可以减少本征半导体层107材料的使用量，从而降低了生产成本。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。