近源栅近漏栅分立控制型无掺杂场效应晶体管的制作方法
【专利摘要】本发明涉及一种近源栅近漏栅分立控制型无掺杂场效应晶体管，通过采用不掺杂或掺杂浓度低的单晶硅衬底材料，利用近源栅电极、近漏栅电极两个彼此独立控制的栅电极，对比于普通有结和无结场效应晶体管，在避免掺杂工艺导致器件迁移率下降的前提下，一方面保持近漏栅电极处于高电位而使器件的漏电极一侧处于低阻状态，另一方面通过调节近源栅电极的电位来改变源电极一侧的阻值，进而实现器件的关断和开启。本发明有效地降低了有结型和无结型场效应晶体管所共同存在的栅极反向泄漏电流过大的问题，保证了器件的正常工作。
【专利说明】近源栅近漏栅分立控制型无掺杂场效应晶体管
【技术领域】
[0001]本发明属于超大规模集成电路制造领域，涉及一种适用于超高集成度集成电路制造的高迁移率低泄漏电流的近源栅近漏栅分立控制型无掺杂场效应晶体管。
【背景技术】
[0002]集成电路的基本单元MOSFETs晶体管随着尺寸的不断减小，需要在几个纳米的距离内实现多个数量级的浓度差来形成极陡的源极和漏极PN结，这样的浓度梯度对于掺杂和热处理工艺有极高的要求。一种解决此问题的方法是通过在SOI晶圆上制成的无结场效应晶体管。无结场效应晶体管采用多子导通，通过离子注入使器件的源区、漏区和沟道区形成相同类型、相同浓度的杂质分布，由于硅薄膜很薄，以N型器件为例，当栅电极处于低电位时，沟道区的绝大多数电子在栅电场的作用下被耗尽，从而使器件的沟道处于高阻状态。随着栅电极电位的逐渐升高，沟道区的多子耗尽随之逐渐解除，并在界面处形成电子积累，从而使器件的沟道处于低阻状态。因此，这种无需在几个纳米的距离内实现多个数量级的浓度差来形成极陡的源极和漏极PN结，但同样可以实现传统MOSFETs晶体管的开关功能。然而，这种无结场效应晶体管的劣势在于:
1.为降低源漏电阻，无结场效应晶体管需要很高的掺杂浓度，但过高的掺杂浓度会导致器件沟道区迁移率的明显下降，同时，杂质随机散射会导致器件的可靠性受到严重影响。因此器件的源漏电阻和器件的沟道迁移率之间存在的固有的矛盾关系。
[0003]2.为实现器件的阻断状态，需要将沟道区做成很薄且绝缘于衬底的片状薄膜，这需要将无结型场效应晶体制造在SOI晶圆上，因此对比于普通硅衬底，无疑加大了生产成本。
[0004]此夕卜，同传统MOSFETs晶体管相类似，当栅电极处于反向偏压时，正偏的漏电极电压和反偏的栅电极电压之间所形成的高电势差使得临近两个电极的硅薄膜区域附近形成强电场，这会导致硅薄膜局部能带的显著弯曲，进而导致泄漏电流的产生。
【发明内容】
[0005]发明目的
为提高基于硅技术的纳米级尺寸场效应晶体管的迁移率，并降低普通有结和无结晶体管的泄漏电流，本发明提供一种高集成度的近源栅近漏栅分立控制型无掺杂场效应晶体管的具体结构。
[0006]技术方案
本发明是通过以下技术方案来实现的:
一种近源栅近漏栅分立控制型无掺杂场效应晶体管，包括单晶硅衬底；其特征在于:单晶硅衬底凸起部分的中部上方为栅极绝缘层；单晶硅衬底凸起部分的两端上方分别为源电极和漏电极；单晶硅衬底凹槽部分填充有绝缘介质层；栅极绝缘层上方为近源栅电极和近漏栅电极；源电极、漏电极、近源栅电极和近漏栅电极之间通过绝缘介质层彼此隔离。[0007]单晶硅衬底为无需引入杂质的纯单晶硅衬底材料，或杂质浓度含量小于IO16CnT3的低杂质浓度的单晶硅衬底材料。
[0008]源电极和漏电极分别与单晶硅衬底凸起部分的两端接触并形成肖特基势垒。
[0009]栅极绝缘层是通过对单晶硅衬底氧化生成的二氧化硅层，或者是通过淀积工艺生成的具有高介电常数的绝缘材料介质层，所述的具有高介电常数的绝缘材料介质层为二氧化铪、四氮化三硅或三氧化二铝。
[0010]优点及效果
本发明具有如下优点及有益效果:
1.高迁移率:
由于本发明采用无需引入杂质的纯单晶硅材料作为器件的沟道部分，使得器件对比于普通掺杂型有结或无结场效应晶体管具有更高的迁移率。
[0011]2.低泄漏电流:
由于本发明采用近源栅电极和近漏栅电极这两个彼此独立控制的栅电极，当器件工作时，将近漏栅电极始终保持在高电位，因此单晶硅衬底在漏电极的一端始终处于低阻状态。将近源栅电极作为器件实际的开关控制电极。当近源栅电极处于低电位时，单晶硅衬底临近源电极一端没有明显的能带弯曲，因此单晶硅衬底和源电极之间所形成的肖特基势垒宽度很厚，即便单晶硅衬底在漏电极的一端处于低阻状态，由于单晶硅衬底的临近漏电极的一端与临近源电极的一端之间是串联关系，因此器件整体依然具有极高的阻值。对比于普通有结或无结场效应晶体管，本发明所提出的近源栅近漏栅分立控制型无掺杂场效应晶体管有效地避免了泄漏电流的产生。
[0012]3.优秀的开关特性:
本发明通过近源栅电极作为器件的实际的开关控制电极，利用近源栅电极电位的改变来调节源电极和单晶硅衬底之间的接触面所形成的肖特基势垒宽度，以此调节单晶硅衬底在源电极一端的电阻值，使器件具有优秀的开关特性。
[0013]4.低成本:
本发明可以利用普通的单晶硅晶圆进行制造，无需引入SOI晶圆，适合于降低集成电路的生产成本。
【专利附图】
【附图说明】
[0014]图1为本发明提供的这种近源栅近漏栅分立控制型无掺杂场效应晶体管在普通硅衬底上形成的二维结构示意图；
图2至图7为本发明近源栅近漏栅分立控制型无掺杂场效应晶体管的结构单元及其阵列的制备方法的一个具体实例的工艺流程图，
图2为步骤一示意图，
图3为步骤二示意图，
图4为步骤三示意图，
图5为步骤四示意图，
图6为步骤五示意图，
图7为步骤六示意图。[0015]附图标记说:
1、源电极；2、近源栅电极；3、近漏栅电极；4、漏电极；5、绝缘介质层；6、栅极绝缘层；
7、单晶娃衬底。
【具体实施方式】
[0016]本发明提供一种近源栅近漏栅分立控制型无掺杂场效应晶体管，通过采用无需引入杂质的纯单晶硅材料作为器件的沟道部分，使得器件对比于普通掺杂型有结或无结晶体管具有更高的迁移率。当器件工作时，漏电极4和源电极之间正向偏置，通过采用近源栅电极2和近漏栅电极3这两个彼此独立控制的栅电极来控制器件的开关。其中，近漏栅电极3始终处于高电位，使单晶硅衬底7的临近漏电极4的一端发生强烈的能带弯曲，从而显著减小漏电极4与单晶硅衬底7之间形成的肖特基势垒的厚度，使单晶硅衬底7临近漏电极4 一端的隧穿效应增强而形成电子积累，累积的电子显著降低了单晶硅衬底7临近漏电极4一端的阻值，由于在器件工作时近漏栅电极3始终保持高电位，单晶硅衬底7临近漏电极4的一端也始终保持低阻状态，因此相当于普通有结或无结场效应晶体管的漏区；而近源栅电极2则为器件开启和关断的实际控制栅电极，当近源栅电极2处于低电位时，单晶硅衬底7临近源电极I的一端能带不发生明显弯曲，使得源电极I和单晶硅衬底7之间形成较厚的肖特基势垒，这种较厚的肖特基势垒可以对器件起到很好的阻断作用，即不会有大量电子通过隧穿效应流过晶体管。即使单晶硅衬底7在漏电极的一端始终处于低阻状态，由于单晶硅衬底7临近漏电极4的一端与临近源电极I的一端之间是串联关系，因此器件整体依然具有极高的阻值，器件处于良好的关断状态；随着近源栅电极2电位的增高，单晶硅衬底7的临近源电极I的一端的能带弯曲逐渐增加，同时使源电极I与单晶硅衬底7之间形成的肖特基势垒的厚度不断减薄，因此单晶硅衬底7临近源电极一侧的隧穿效应逐渐加强；当近源栅电极2处于高电位时，大量载流子通过隧穿效应越过源电极I与单晶硅衬底7之间形成的肖特基势垒而形成大量电流，器件处于开启状态。从而实现具有高迁移率、低泄漏电流特性的近源栅近漏栅分立控制型无掺杂场效应晶体管。
[0017]下面结合附图对本发明做进一步的说明:
如图1所示为本发明所提出的近源栅近漏栅分立控制型无掺杂场效应晶体管，硅衬底上形成的二维结构示意图，这种近源栅近漏栅分立控制型无掺杂场效应晶体管，包括单晶硅衬底7 ;单晶硅衬底7凸起部分的中部上方为栅极绝缘层6 ;单晶硅衬底7凸起部分的两端上方分别为源电极I和漏电极4，临近源电极I 一侧为近源栅电极2，临近漏电极4 一侧为近漏栅电极3 ;单晶硅衬底7凹槽部分填充有绝缘介质层5 (即在单晶硅衬底7内所形成的器件单元之间也存在器件单元彼此隔离用的绝缘介质层5);栅极绝缘层6上方为近源栅电极2和近漏栅电极3 ;源电极1、漏电极4、近源栅电极2和近漏栅电极3之间通过用作电极之间隔离用的绝缘介质层5彼此隔离。
[0018]为使器件具有高迁移率，单晶硅衬底7为没有经过热扩散或离子注入引入杂质的无掺杂纯单晶硅衬底材料，或者是经过热扩散或离子注入的表面杂质浓度低于IO16CnT3的低掺杂浓度的单晶硅衬底材料。这样对比于普通掺杂晶体管具有高迁移率的优点。
[0019]源电极I和漏电极4分别与单晶硅衬底7凸起部分的两端接触并形成肖特基势垒。[0020]为增强近源栅电极2和近漏栅电极3对器件的控制能力，栅极绝缘层6可以是通过氧化工艺在单晶硅衬底7的表面氧化生成的二氧化硅层，或者也可以是通过淀积工艺生成的具有高介电常数的绝缘材料介质层，如二氧化铪、四氮化三硅或三氧化二铝等。
[0021]近源栅电极2和近漏栅电极3为两个彼此独立控制的栅电极，无论器件处于开启或关断状态，近漏栅电极3始终处于高电位，这种高电位使单晶硅衬底7的临近漏电极4的一端发生强烈的能带弯曲，从而显著减小漏电极4与单晶硅衬底7之间形成的肖特基势垒厚度，使单晶硅衬底7临近漏电极4的一端隧穿效应增强形成电子积累，即令单晶硅衬底7临近漏电极4的一端在器件工作时始终保持低阻状态。近源栅电极2为器件开启和关断的实际控制栅电极，当近源栅电极2处于低电位时，单晶硅衬底7的临近源电极I 一端的能带不发生明显弯曲，使得源电极I和单晶硅衬底7之间形成较厚的肖特基势垒，这种较厚的肖特基势垒使得单晶硅衬底7临近源电极I一端因无法形成载流子的大量隧穿而处于高阻状态。由于单晶硅衬底7的临近漏电极4的一端与临近源电极I的一端之间是串联关系，即使单晶硅衬底7临近漏电极4的一端始终处于低阻状态，但只要单晶硅衬底7临近源电极I的一端处于高阻状态，整体依然具有极高的阻值，因此器件可以通过调低近源栅电极2的电位使器件处于良好的关断状态；随着近源栅电极2电位的逐渐升高，单晶硅衬底7临近源电极I 一端的能带弯曲程度也随之逐渐增加，同时源电极I与单晶硅衬底7之间形成的肖特基势垒的厚度也不断减薄，所以单晶硅衬底7临近源电极一侧的隧穿效应也随之逐渐加强；当近源栅电极2处于高电位时，将有大量载流子从源电极I通过源电极I与单晶硅衬底7之间形成的肖特基势垒而流向器件的漏电极4，同时使器件处于开启状态。从而实现具有高迁移率、低泄漏电流特性的近源栅近漏栅分立控制型无掺杂场效应晶体管。
[0022]本发明所提出的这种近源栅近漏栅分立控制型无掺杂场效应晶体管的单元及阵列的具体制造工艺步骤如下:
步骤一、提供一个无掺杂的或具有掺杂浓度低于IO16CnT3的单晶硅衬底7，通过刻蚀工艺刻蚀出如图2所示的用于填充器件之间隔离用的绝缘介质层5的凹槽阵列。
[0023]步骤二、如图3所示，通过淀积二氧化硅填充步骤一生成的凹槽以生成用作器件之间隔离用的绝缘介质层5，抛平表面，使填充绝缘介质层5以外的区域露出单晶硅衬底7的表面。
[0024]步骤三、如图4所示，在上述步骤基础上，在晶圆表面淀积具有高介电常数的绝缘材料薄膜，并通过刻蚀工艺刻蚀掉用作器件沟道区正上方以外的部分，以此生成器件的栅极绝缘层6 ;另一种生成栅极绝缘层6的方法是在步骤二的基础上直接通过氧化工艺，使步骤二中露出单晶硅衬底7表面的部分通过氧化来生成以二氧化硅层，再通过刻蚀工艺刻蚀掉用作器件沟道区以外的部分，以此生成器件的栅极绝缘层6。
[0025]步骤四、如图5所示，在上述步骤基础上，在晶圆表面淀积多晶硅，并通过刻蚀工艺刻蚀掉用做生成器件的近源栅电极2和近漏栅电极3以外的多晶硅。
[0026]步骤五、如图6所示，在上述步骤基础上，在晶圆表面淀积二氧化硅用以生成用作包裹并隔离近源栅电极2和近漏栅电极3的绝缘介质层6，并抛平表面。
[0027]步骤六，如图7所示，在上述步骤基础上，通过刻蚀工艺刻蚀出用作填充源电极I和漏电极4的通孔，并通过注入金属生成源电极I和漏电极4。
[0028]本发明在避免了重掺杂导致有结型和无结型场效应晶体管的迁移率和稳定性下降这一问题的同时，在保证器件正常工作的前提下，有效地降低了有结型和无结型场效应晶体管所共同存在的栅极反向泄漏电流过大的问题，适用于深纳米级集成电路的生产。
【权利要求】
1.一种近源栅近漏栅分立控制型无掺杂场效应晶体管，包括单晶硅衬底(7);其特征在于:单晶硅衬底(7)凸起部分的中部上方为栅极绝缘层(6);单晶硅衬底(7)凸起部分的两端上方分别为源电极(I)和漏电极(4);单晶硅衬底(7)凹槽部分填充有绝缘介质层(5);栅极绝缘层(6)上方为近源栅电极(2)和近漏栅电极(3);源电极(I)、漏电极(4)、近源栅电极(2)和近漏栅电极(3)之间通过绝缘介质层(5)彼此隔离。
2.根据权利要求1所述的近源栅近漏栅分立控制型无掺杂场效应晶体管，其特征在于:单晶硅衬底(7)为无需引入杂质的纯单晶硅衬底材料，或杂质浓度含量小于IO16CnT3的低杂质浓度的单晶硅衬底材料。
3.根据权利要求1所述的近源栅近漏栅分立控制型无掺杂场效应晶体管，其特征在于:源电极(I)和漏电极(4)分别与单晶硅衬底(7)凸起部分的两端接触并形成肖特基势垒。
4.根据权利要求1所述的近源栅近漏栅分立控制型无掺杂场效应晶体管，其特征在于:栅极绝缘层(6 )是通过对单晶硅衬底(7 )氧化生成的二氧化硅层，或者是通过淀积工艺生成的具有高介电常数的绝缘材料介质层，所述的具有高介电常数的绝缘材料介质层为二氧化铪、四氮化三硅或三氧化二铝。
【文档编号】H01L29/10GK103545375SQ201310519246
【公开日】2014年1月29日 申请日期:2013年10月29日 优先权日:2013年10月29日
【发明者】靳晓诗, 刘溪, 揣荣岩 申请人:沈阳工业大学