集成结和接触件的形成以形成晶体管的制作方法
【专利摘要】本发明公开了集成结和接触件的形成以形成晶体管，其中，一种方法包括在半导体区域上方形成栅极堆叠件，在半导体区域上方沉积杂质层，在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
【专利说明】集成结和接触件的形成以形成晶体管
【技术领域】
[0001] 本发明涉及集成结和接触件的形成以形成晶体管。
【背景技术】
[0002] 晶体管的形成涉及多个工艺步骤，包括形成栅极电介质和栅电极，形成源极和漏 极区域，以及形成用于源极和漏极区域（也可能用于栅电极）的硅化物区域。每个以上列出 的部件的形成还可以涉及多个工艺步骤。另外，实施多种清洗工艺以去除不期望的物质，诸 如所形成部件的氧化物。这些工艺步骤导致集成电路制造成本的增加。另外，晶体管的形 式可以包括多个热工艺，并且产生的热预算较高。例如，在形成源极和漏极区域之后，实施 热激活以激活源极和漏极区域中的杂质。硅化物区域的形成也需要一些热预算。
【发明内容】
[0003] 根据本发明的一个方面，提供了一种方法，包括：在半导体区域上方形成栅极堆叠 件；在半导体区域上方沉积杂质层；在杂质层上方沉积金属层；以及实施退火，其中，杂质 层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与 半导体区域的一部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
[0004] 优选地，在退火的步骤之前，没有额外的重掺杂源极/漏极区域形成在半导体区 域中。
[0005] 优选地，该方法进一步包括：在沉积杂质层之前，在半导体区域的顶面上实施预清 洗以去除在半导体区域的顶面上形成的自然氧化物。
[0006] 优选地，该方法进一步包括，在预清洗之前：在半导体衬底中形成浅沟槽隔离 (STI)区域；去除半导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对部分之间； 以及在凹槽中实施外延以再生长半导体材料，从而形成半导体区域。
[0007] 优选地，该方法进一步包括：使STI区域凹进，其中，半导体区域位于凹进的STI区 域之间的部分形成半导体鳍，并且栅极堆叠件形成在半导体鳍的顶面和侧壁上。
[0008] 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，没有等离子体产生。
[0009] 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，由工艺气体产生等离子体。
[0010] 根据本发明的另一方面，提供了一种方法，包括：在生产工具中，将杂质层形成在 半导体晶圆的半导体区域上方，其中，晶圆包括位于半导体区域上方的栅极堆叠件；在生产 工具中，将金属层沉积在杂质层上方并与杂质层接触，其中，在从开始形成杂质层至完成沉 积金属层的时间段内，生产工具保持真空；以及实施退火，其中，杂质层中的元素扩散进半 导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的一部分的表面层 反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
[0011] 优选地，当实施退火时，没有额外的保护层位于金属层上方。
[0012] 优选地，该方法进一步包括：在半导体衬底中形成浅沟槽隔离（STI)区域；去除半 导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对部分之间；以及在凹槽中实施 外延以再生长半导体材料，从而形成半导体区域。
[0013] 优选地，在生产工具外实施退火。
[0014] 优选地，半导体区域包括III-V族半导体材料，其中，形成杂质层包括将选自基本 上由（NH4)2S和SiH4组成的组中的工艺气体引入生产工具内。
[0015] 优选地，该方法进一步包括：在半导体区域上方形成栅极堆叠件；在栅极堆叠件 上形成栅极间隔件；以及对半导体区域实施预清洗，其中，在从预清洗开始的第一时间点至 结束沉积金属层的第二时间点之间的时间段内，不实施退火。
[0016] 优选地，源极/漏极区域和栅极堆叠件包括在平面晶体管内。
[0017] 根据本发明的又一方面，提供了一种方法，包括：在半导体区域上方形成栅极堆叠 件；对半导体区域的表面实施预清洗；将杂质层沉积在半导体区域的表面上并与半导体区 域的表面物理接触，其中，杂质层包括配置以将半导体区域转变为P型或者η型的杂质；将 金属层沉积在杂质层上并与杂质层接触；以及实施退火，其中，杂质层中的元素扩散进半导 体区域的一部分内以在半导体区域中形成源极/漏极区域，并且金属层与半导体区域的一 部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域，并且在退火过程 中，没有额外的保护层形成在金属层上方。
[0018] 优选地，在退火之前，没有额外的重掺杂的源极/漏极区域形成在半导体区域中。
[0019] 优选地，该方法进一步包括：在预清洗之前，在半导体衬底中形成浅沟槽隔离 (STI)区域；去除半导体衬底的顶部以形成凹槽，其中，顶部位于STI区域的相对侧壁之间； 以及在凹槽内实施外延以再生长半导体材料，从而形成半导体区域。
[0020] 优选地，该方法进一步包括：使STI区域凹进，其中，半导体区域位于凹进的STI区 域之间的部分形成半导体鳍，并且栅极堆叠件形成在半导体鳍的顶面和侧壁上。
[0021] 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，没有等离子体产生。
[0022] 优选地，沉积杂质层包括将工艺气体引入腔室内，包含半导体区域的晶圆设置在 腔室中，并且在沉积杂质层的过程中，由工艺气体产生等离子体。
【专利附图】
【附图说明】
[0023] 为了更全面地理解实施例及其优势，现将结合附图所进行的以下描述作为参考， 其中：
[0024] 图1至图9是根据一些示例性实施例的晶体管制造的中间阶段的截面图；以及
[0025] 图10示出了根据一些实施例的生产工具，生产工具用于形成根据实施例的晶体 管。
【具体实施方式】
[0026] 下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，实施例提供了许 多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅用于示出，而不 用于限制本发明的范围。
[0027] 根据各个示例性实施例，本发明提供了一种晶体管及其成形方法。示出了形成晶 体管的中间阶段。讨论了实施例的变化。在文中的各个视图和示例性实施例中，相同的参 考符号用于指示相同的元件。
[0028] 根据示例性实施例，图1至图9示出了在半导体鳍和鳍式场效应晶体管（FinFET) 形成的中间阶段的截面图。参见图1，提供了作为半导体晶圆100-部分的衬底10。衬底 10可以是单晶硅衬底。可选地，衬底10由诸如碳化硅的其它材料形成。诸如浅沟槽隔离 (STI)区域14的隔离区域形成在衬底10中。因此，衬底10包括位于STI区域14之间的 区域IOA以及位于STI区域14下方的区域10B。STI区域14的形成工艺可以包括蚀刻衬 底10以形成凹槽(被STI区域14占据)，用电介质材料填充凹槽，并且实施平坦化以去除多 余的电介质材料。电介质材料的剩余部分形成STI区域14。在一些实施例中，STI区域14 包括氧化硅。
[0029] 然后，如图2所示，蚀刻位于STI区域14的相对侧壁之间的衬底10的区域IOA以 形成沟槽16。在一些实施例中，暴露于沟槽16的衬底10的顶面10'基本上与STI区域14 的底面14A平齐。在可选实施例中，衬底部分IOA的顶面10'高于或低于STI区域14的底 面14A。蚀刻可以使用干蚀刻实施，蚀刻气体选自0?4、(：12、即 3、5?6和它们的组合。在可选 实施例中，蚀刻可以使用湿蚀刻实施，例如使用四甲基氢氧化铵（TMAH)，氢氧化钾（KOH)溶 液等作为蚀刻剂。在所得到的结构中，沟槽16可以具有小于约150nm的宽度W1。宽度Wl 也可以介于约IOnm和约IOOnm之间。然而，应该理解，整个说明书中列举的数值只是实例， 且其可以改变为不同的数值。
[0030] 图3示出了从暴露的顶面10'外延生长的半导体区域18。在一些实施例中，半导 体区域18包括III-V族化合物半导体材料，其可以是二元或三元的III-V族化合物半导体 材料。用于形成半导体区域18的示例性III-V族化合物半导体材料可以选自InAs、AlAs、 GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、A1P、GaP和它们的组合。半导体区域 18 可以 是同质区域，整个半导体区域18由相同材料形成，材料可以选自以上列出的III-V族化合 物半导体材料。半导体区域18也可以是复合区域，其具有包括不同材料和/或具有不同组 成的多个堆叠的层。例如，和半导体区域18的下部相比，半导体区域18的上部与衬底10 可以具有较大的晶格失配度。例如，在可选实施例中，半导体区域18包括硅锗，其可以具有 介于约15%和约60%之间的锗百分比。锗百分比也可以更高。在一些实施例中，半导体区 域18是基本上的纯锗区域，例如，锗百分比高于约95%。在可选实施例中，半导体区域18包 括硅磷。
[0031] 可以继续外延直到半导体区域18的顶面高于STI区域14的顶面14B。然后实施 平坦化。平坦化可以包括化学机械抛光（CMP)。继续平坦化直到没有半导体区域18剩下并 覆盖STI区域14。然而，在平坦化之后保留STI区域14之间的半导体区域18的部分，其在 下文中称为半导体带18。在可选实施例中，当半导体区域18的顶面水平于或低于STI区域 14的顶面14B时，停止外延。在这些实施例中，可以跳过或者可以实施平坦化步骤。
[0032] 参见图4,例如，通过蚀刻步骤，使STI区域14凹进。因此，半导体带18的一部 分高于STI区域14的顶面14B。半导体带18的这部分形成半导体鳍22,其可以用来形成 FinFET。
[0033] 如图5A所示，形成栅极堆叠件34,栅极堆叠件34包括栅极电介质26,栅电极28 和硬掩模30。栅极电介质26可以由诸如氧化硅、氮化硅、氮氧化物、它们的多层和它们的组 合的电介质材料形成。栅极电介质26也可以包括高k电介质材料。示例性高k电介质材 料可以具有高于约4. 0或高于约7. 0的k值。栅电极28可以由多晶娃、金属、金属氮化物、 金属硅化物等形成。栅极电介质26的底端可以与STI区域14的顶面接触。
[0034] 图5B示出了图5A中的结构的截面图，其中，通过包含图5A中的线5B-5B的垂直 平面获得该截面图。如图5B所示，栅极堆叠件34覆盖半导体鳍22的中心部分，并暴露半 导体鳍22的相对端部。例如，通过注入在半导体鳍22中形成轻掺杂漏极/源极（LDD)区 域31。然后，栅极间隔件32形成在栅极堆叠件34的侧壁上。LDD区域31的导电类型与得 到的FinFET的导电类型相同。
[0035] 在一些实施例中，如图6所示，实施预清洗步骤(通过箭头33表示）以清洗半导体 鳍22的表面。例如，自然氧化物(本征氧化物，nativeoxide) 36可以出现在半导体鳍22 的表面，其中由于半导体鳍22暴露在开放的空气中，因此形成自然氧化物36。根据一些实 施例，通过例如使用氩气作为溅射气体的溅射去除自然氧化物36。在可选实施例中，通过使 用氢气（H2)和氟化氢（HCl)的混合气体作为蚀刻气体的蚀刻去除自然氧化物36。在又一 可选实施例中，通过使用氯气（Cl2)作为蚀刻气体的蚀刻去除自然氧化物36。在一些实施 例中，在预清洗期间，在蚀刻气体存在的情况下，对晶圆100实施高温烘烤。烘烤温度可以 介于约700°C和约900°C之间。例如，蚀刻气体的压力可以介于约10托至200托之间。例 如，预清洗可以持续介于约30秒至约4分钟之间的一段时间。通过预清洗，去除自然氧化 物36。
[0036] 图10示出了生产工具102的示意图，其包括用于装载和卸载图6所示晶圆100的 装载和卸载站104。生产工具102也包括用于实施随后的工艺步骤的腔室108、110和112。 腔室106用于将晶圆100 (图6)在腔室108U10和112之间转移。配置生产工具102,使 得晶圆100在每个腔室108、110和112中被处理期间以及晶圆100在腔室106、108、110和 112之间转移期间，生产工具102的内部保持真空，并且使得晶圆100不暴露在开放的空气 中，直到晶圆100通过装载/卸载站104转移出生产工具102。晶圆100的示例性转移顺序 用箭头114示出。根据一些实施例，在腔室108中实施预清洗。在预清洗之后，晶圆100通 过腔室106转换至腔室110。
[0037] 参见图7,杂质层38形成在半导体鳍22的暴露表面上。在图10中，在腔室110中 实施杂质层38的形成。根据一些实施例，杂质层38包括杂质/元素，当将杂质/元素掺杂 到半导体鳍22内时，将使半导体鳍22成为p型或者η型。杂质层38的期望元素取决于半 导体鳍22的材料以及所得到晶体管期望的导电类型。例如，当半导体鳍22包括III-V族 化合物半导体时，杂质层38可以包括硫、硅等。当半导体鳍22包括硅、硅锗、硅磷、碳化硅 等时，杂质层38可以包括磷和砷，以使得到的晶体管成为η型，并且杂质层38可以包括硼、 钢等，以使得到的晶体管成为P型。例如，杂质层38可以具有介于约5nm和约40nm范围内 的厚度T1。然而，应该理解，说明书中所列举的数值仅仅是实例，并且可以改变成不同的数 值。例如，杂质层38可以是基本上纯的层，其包括基本上纯的杂质元素，并将可以使得到的 掺杂半导体鳍22成为p型或者η型，杂质元素具有高于90%的百分比。可选地，杂质层38 可以包括杂质元素和一些其它的元素，例如用于沉积杂质层38的载气中的元素。
[0038] 根据一些实施例，在沉积杂质层38期间，将包含杂质层38所期望元素的工艺气体 引入腔室110 (图10)内，在腔室110中沉积杂质层38。可以使用气相杂质沉积系统实施 杂质层38的沉积。在一些实施例中，工艺气体包括载气和含有杂质的气体，含有杂质的气 体包含用来将半导体鳍22转换成为p型或者η型的杂质。工艺气体可以包括氢气（H2)、氮 气（N2)或诸如氦气和/或氦气的惰性气体，。含有杂质的气体可以包括（NH4)2S(其用于引 入硫)或SiH4 (其用于引入硅)。腔室110 (图10)中的含有杂质的气体可以具有高浓度，例 如具有高于约10托的局部压力。含有杂质的气体的流速也可以高于约lOsccm。在引入含 有杂质的气体的过程中，晶圆100的温度可以是室温，例如介于约18°C和25°C的范围内，或 者可以是较高的温度，例如介于约25°C和约400°C之间。在一些实施例中，在杂质层38的 沉积过程中，并未从对应的含有杂质的气体以及载气中产生等离子体。在存在高浓度的含 有杂质的气体的情况下，含有杂质的气体中的杂质元素被晶圆100吸收并因此沉积。
[0039] 在可选实施例中，在等离子体沉积步骤中形成杂质层38,其中，从包括含有杂质的 气体的工艺气体中产生等离子体。因此，含有杂质的气体中的杂质元素沉积在晶圆100上。
[0040] 然后，再如图7所不，金属层40形成在杂质层38上，并且金属层40復盖杂质层38。 可以在图10的腔室112中实施金属层40的形成。在晶圆100通过腔室106从腔室110转 移到腔室112的过程中，生产工具102中可以保持真空。在一些实施例中，金属层40包括 镍、钴、钛、钼等。金属层40的厚度T2可以介于约5A和约300A之间，厚度T2也可以更 大或更小。可以使用诸如原子层沉积（ALD)的共形沉积法实施金属层40的形成。可选地， 可以使用物理汽相沉积（PVD)。金属层40可以覆盖整个杂质层38。在一些实施例中，从结 束杂质层38的沉积到开始金属层40的沉积的整个期间内，在晶圆100上不实施温度高于 300°C的退火。此外，在从开始预清洗半导体鳍22到结束金属层40的沉积的整个期间内， 不实施温度高于约300°C的退火。因此，如图7所示，在形成金属层40之后，保留杂质层38 以覆盖半导体鳍22,并且保留金属层40以覆盖杂质层38。在一些实施例中，在金属层40 形成之后，基本上没有杂质层38扩散到半导体鳍22内。
[0041] 然后，对晶圆100实施退火步骤。在实施退火的时，没有额外的保护层(例如，任何 电介质保护层)形成在金属层40上方。作为退火的结果，杂质层38的杂质元素扩散进半导 体鳍内以形成源极和漏极区域42。所得到的结构如图8所示。根据一些实施例，在用于形 成源极和漏极区域42的退火之前，除可以形成LDD区域31外，不形成其他重掺杂(深)的源 极/漏极区域。
[0042] 此外，作为退火的结果，金属层40与半导体鳍22反应以形成源极和漏极硅化物区 域44。根据一些实施例，使用例如热浸（thermalsoaking)、峰值退火、快速退火、激光退火 等实施退火。退火时间可以介于约0.1ms至几分钟的范围内。在退火期间，源极/漏极区 域42和硅化物区域44的温度可以介于约300°C和1200°C范围内。在退火之后，去除没有 与半导体鳍22反应的金属层40的额外部分。
[0043] 由于在退火之前金属层40覆盖杂质层38,因此可以在生产工具102 (图10)外 卸载晶圆100以实施退火。在可选实施例中，在生产工具102中实施退火，例如在腔室112 中。作为退火的结果，源极/漏极区域42中的杂质也通过退火激活。实验结果表面通过本 发明的实施例，使用二次离子质谱（SIMS)发现的激活杂质的浓度可以介于约lE18/cm3和约 lE19/cm3之间。通过SMS发现的浓度位于硅化物区域44和源极/漏极区域42之间的界 面区域处。杂质的实际浓度可以高于使用SIMS发现的浓度。
[0044] 图9示出了层间电介质（ILD) 46和ILD46中的接触塞48的形成，其中接触塞48 电连接至源极/漏极硅化物区域44。也去除硬掩模30(图8)。在一些实施例中，形成替代 栅极以替代图8中的栅极电介质26和栅电极28。在可选实施例中，不使用替代栅极来替代 栅极电介质26和栅电极28 (图8)。在形成替代栅极的实施例中，栅极电介质26和栅电极 28作为伪栅极。图9示出了包括替代栅极的示例性结构。形成工艺可以包括形成层间电介 质（ILD)46,实施CMP以使ILD46的顶面与栅电极28的顶面30或者硬掩模30 (如果存在） 平齐，并去除图8中的栅极电介质26和栅电极28。然后，可以形成栅极电介质层和栅电极 层以填充通过去除伪栅极留下的开口，接着，通过CMP去除栅极电介质层和栅电极层的多 余部分。剩余的替代栅极包括栅极电介质26'和栅电极28'。栅极电介质26'可以包括k 值大于约7. 0的高k电介质材料，例如，栅电极28'可以包括金属或金属合金。ILD46可以 由诸如磷硅酸盐玻璃（PSG)、硼硅酸盐玻璃（BSG)、掺杂硼的磷硅酸盐玻璃（BPSG)等的电介 质材料形成。从而完成晶体管50 (其在实例性实施例中为FinFET)的形成。
[0045] 虽然本发明讨论的实施例使用FinFET作为实例，但本发明的概念也适用于平面 晶体管的形成。除跳过STI区域14的开槽步骤外，工艺步骤与实例性实施例相似。
[0046] 本发明的实施例具有多个优势特征。当金属层形成时，实施源极和漏极区域的激 活。因此，在源极和漏极区域激活退火的过程中，金属层作为保护层防止形成源极和漏极区 域的杂质损失。此外，源极和漏极区域的硅化和激活共享相同的退火工艺，并且因此减少热 预算。
[0047] 根据一些实施例，一种方法包括：在半导体区域上方形成栅极堆叠件；在半导体 区域上方沉积杂质层；以及在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元 素通过退火扩散到半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区 域的该部分的表面层反应以形成源极/漏极区域上方的源极/漏极硅化物区域。
[0048] 根据其它的实施例，一种方法包括：在生产工具中，形成位于半导体晶圆的半导体 区域上方的杂质层，其中，晶圆包括半导体区域上方的栅极堆叠件。该方法进一步包括：在 生产工具中，将金属层沉积在杂质层上并与杂质层接触。在从开始形成杂质层至完成沉积 金属层的时间段内，生产工具保持真空。然后实施退火，其中，杂质层中的元素扩散到半导 体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反 应以形成源极/漏极区域上方的源极/漏极硅化物区域。
[0049] 根据另外的实施例，一种方法包括：在半导体区域上方形成栅极堆叠件；对半导 体区域的表面实施预清洗；以及将杂质层沉积在半导体区域的表面上方并与半导体区域的 表面物理接触。杂质层包括配置为将半导体区域转变为P型或者η型的杂质。然后，将金属 层沉积在杂质层上方并与杂质层接触。实施退火，其中，杂质层中的元素扩散进半导体区域 的一部分内，从而形成半导体区域内的源极/漏极区域，并且金属层与半导体区域的该部 分的表面层反应以形成源极/漏极硅区域上方的源极/漏极硅化物区域。在退火过程中， 没有额外的保护层形成在金属层上方。
[0050] 尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要 求限定的实施例的精神和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的 范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、手段、方法和步骤的特定实 施例。作为本领域普通技术人员应理解，根据本发明，现有的或今后开发的用于执行与根据 本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、 材料组分、手段、方法或步骤本发明可以被使用。相应的，附加的权利要求意指包括例如工 艺、机器、制造、材料组分、手段、方法或步骤的范围。此外，每个权利要求构成一个独立的实 施例，并且不同权利要求及实施例的组合均在本公开的范围之内。
【权利要求】
1. 一种方法，包括： 在半导体区域上方形成栅极堆叠件； 在所述半导体区域上方沉积杂质层； 在所述杂质层上方沉积金属层；W及 实施退火，其中，所述杂质层中的元素通过所述退火扩散进所述半导体区域的一部分 内W形成源极/漏极区域，并且所述金属层与所述半导体区域的所述一部分的表面层反应 W在所述源极/漏极区域上方形成源极/漏极娃化物区域。
2. 根据权利要求1所述的方法，其中，在所述退火的步骤之前，没有额外的重惨杂源极 /漏极区域形成在所述半导体区域中。
3. 根据权利要求1所述的方法，进一步包括：在沉积所述杂质层之前，在所述半导体区 域的顶面上实施预清洗W去除在所述半导体区域的顶面上形成的自然氧化物。
4. 根据权利要求3所述的方法，进一步包括，在所述预清洗之前： 在半导体衬底中形成浅沟槽隔离（STI)区域； 去除所述半导体衬底的顶部W形成凹槽，其中，所述顶部位于所述STI区域的相对部 分之间；W及 在所述凹槽中实施外延W再生长半导体材料，从而形成所述半导体区域。
5. 根据权利要求4所述的方法，进一步包括： 使所述STI区域凹进，其中，所述半导体区域位于凹进的所述STI区域之间的部分形成 半导体錯，并且所述栅极堆叠件形成在所述半导体錯的顶面和侧壁上。
6. 根据权利要求1所述的方法，其中，沉积所述杂质层包括将工艺气体引入腔室内，包 含所述半导体区域的晶圆设置在所述腔室中，并且在沉积所述杂质层的过程中，没有等离 子体产生。
7. 根据权利要求1所述的方法，其中，沉积所述杂质层包括将工艺气体引入腔室内，包 含所述半导体区域的晶圆设置在所述腔室中，并且在沉积所述杂质层的过程中，由所述工 艺气体产生等离子体。
8. 一种方法，包括： 在生产工具中，将杂质层形成在半导体晶圆的半导体区域上方，其中，所述晶圆包括位 于所述半导体区域上方的栅极堆叠件； 在所述生产工具中，将金属层沉积在所述杂质层上方并与所述杂质层接触，其中，在从 开始形成所述杂质层至完成沉积所述金属层的时间段内，所述生产工具保持真空；W及 实施退火，其中，所述杂质层中的元素扩散进所述半导体区域的一部分内W形成源极/ 漏极区域，并且所述金属层与所述半导体区域的所述一部分的表面层反应W在所述源极/ 漏极区域上方形成源极/漏极娃化物区域。
9. 根据权利要求8所述的方法，其中，当实施所述退火时，没有额外的保护层位于所述 金属层上方。
10. -种方法，包括： 在半导体区域上方形成栅极堆叠件； 对所述半导体区域的表面实施预清洗； 将杂质层沉积在所述半导体区域的所述表面上并与所述半导体区域的所述表面物理 接触，其中，所述杂质层包括配置W将所述半导体区域转变为P型或者n型的杂质； 将金属层沉积在所述杂质层上并与所述杂质层接触；W及 实施退火，其中，所述杂质层中的元素扩散进所述半导体区域的一部分内W在所述半 导体区域中形成源极/漏极区域，并且所述金属层与所述半导体区域的所述一部分的表面 层反应W在所述源极/漏极区域上方形成源极/漏极娃化物区域，并且在所述退火过程中， 没有额外的保护层形成在所述金属层上方。
【文档编号】H01L21/336GK104347423SQ201310662452
【公开日】2015年2月11日 申请日期:2013年12月9日 优先权日:2013年8月9日
【发明者】王立廷, 蔡腾群, 林群雄, 林正堂, 陈继元, 李弘贸, 张惠政 申请人:台湾积体电路制造股份有限公司