专利名称：半导体装置的制作方法
技术领域：
半导体装置技术领域[0001]本实用新型涉及一种半导体领域，尤其涉及一种半导体装置。
背景技术：
[0002]在形成有条纹状的槽栅的槽栅型IGBT( Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)中，多个栅电极在栅宽度方向上以一定的间隔排列，发射极区域的表面的一部分在栅较长方向上呈条状露出，以使从上面看在栅宽度方向上夹住栅电极。[0003]在该表面露出的发射极区域上电连接有发射极电极(发射极配线)。发射极电极形成于夹在其与栅电极之间的层间绝缘膜上，层间绝缘膜覆盖在栅电极上，同时，在所述的发射极区域的一部分露出的区域上(与之对应的地方)，在栅较长方向上具有条状的开口(接点开口)。[0004]也就是说，在栅宽度方向上剖开的截面上，通过上述的开口，相邻层间绝缘膜之间具有空隙的凸状的层间绝缘膜的平面形状与栅电极的平面形状一样，形成为条状。发射极电极通过焊线与发射用引线(外部端子)电连接。[0005]但是，具有条状构造的IGBT的正上方的发射极电极上，直接焊线通过超声波振动的能量被焊接时，在层间绝缘膜以及其下方的IGBT (小室)中的栅电极会产生剥落及破损。[0006]因此，在专利文献I (特开2009-117755号，三垦电气株式会社)中公开了以下内容，由于使得焊盘区域正下方的层间绝缘膜为具有在控制电极上沿控制电极延伸的延伸部以及连接相邻延伸部的连接部的层间绝缘膜，由此保证了焊接强度，能够防止伴随焊接产生的层间绝缘膜的破损以及电极的破坏，提供了一种能够提高电特性的半导体装置以及其制造方法。[0007]但是，发明人发现:在形成以及搬运半导体装置等情况下，由于晶片发生翘曲，应力可能传向槽栅电极以及栅绝缘膜，会造成栅氧化膜的破损。[0008]并且，在半导体装置中引线接合于发射电极。在该引线接合下的区域中设置有栅槽。一般来说，栅槽的底部的外周附近是电场容易集中的部分。因此，基于上述引线接合的按压力传递至栅槽的底部的外周附近的区域时，有时会引起元件的电气特性的降低。[0009]应该注意，上面对技术背景的介绍或技术问题的分析只是为了方便对本实用新型的技术方案进行清楚、完 整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案或分析在本实用新型的背景技术部分进行了阐述而认为上述技术方案或分析为本领域技术人员所公知。实用新型内容[0010]本实用新型提供一种半导体装置，目的在于缓和可能传向槽栅电极以及栅绝缘膜的应力，减少栅氧化膜的破损。[0011]根据本实用新型的第一个方面，提供一种半导体装置，所述半导体装置具有:[0012]第一导电型的第一半导体区域；[0013]设置于所述第一半导体区域上的、与第一导电型相反的第二导电型的第二半导体区域；[0014]设置于所述第二半导体区域上的、第一导电型的第三半导体区域；[0015]从所述第三半导体区域开始贯通所述第二半导体区域并到达所述第一半导体区域的栅槽；以及[0016]通过设置于所述栅槽的底面以及侧壁上的栅绝缘膜进行设置的栅电极；其中，在所述栅电极中具有比所述栅槽的宽度小的孔隙。[0017]由此，在栅电极内产生孔隙。在制造和搬运半导体装置时，即使在半导体装置中产生应力，由于栅电极内有孔隙，可以缓和其应力并缓和对栅绝缘膜的破坏，可以防止栅不良及耐压不良等的半导体装置的电特性的恶化。还可以提高成品率。同时，在基板发生翘曲弯曲的情况下，由于栅电极内产生孔隙，还具有缓和其应力的效果。[0018]并且，埋设于栅槽内的栅电极上形成有孔隙，该孔隙对按压力传递至电场集中区域的情况进行抑制，其结果是能够提供可靠性高的半导体装置。[0019]根据本实用新型的第二个方面，其中，在所述栅槽的深度方向上具有多个所述孔隙。[0020]由此，在基板发生翘曲弯曲的情况下，由于在栅槽的深度方向上具有多个孔隙，还起到了很好地缓和其应力的效果。[0021]根据本实用新型的第三个方面，其中，所述多个孔隙连接在一起。[0022]由此，在基板发生翘曲弯曲的情况下，由于在栅槽的深度方向上具有多个孔隙，且连接在一起，起到了很好地缓和其应力的效果。[0023]根据本实用新型的第四个方面，其中，所述孔隙在所述栅槽的深度方向上逐渐变大，所述栅槽的宽度相对于所述栅槽的深度方向变小。[0024]由此，在基板发生翘曲弯曲的情况下，起到了很好地缓和其应力的效果。[0025]根据本实用新型的第五个方面，其中，所述孔隙设置在比所述第三半导体区域的下表面更低的位置。[0026]根据本实用新型的第六个方面，其中，所述半导体装置还具有:[0027]第一导电型的第四半导体区域，其夹在所述第一半导体区域和所述第二半导体区域之间；与所述第一半导体区域相比，所述第四半导体区域的第一导电型的不纯物浓度更闻;[0028]第二导电型的第五半导 体区域，其设置于位于与所述第二半导体区域相反一侧的所述第一半导体区域上；[0029]集电极，其与所述第五半导体区域电连接；[0030]发射电极，其与所述第二半导体区域和所述第三半导体区域电连接。[0031]根据本实用新型的第七个方面，其中，所述栅槽在所述栅槽的延伸方向上连续并形成所述孔隙。[0032]由此，在栅槽的较长方向上，基板发生翘曲弯曲的情况下，起到了很好地缓和其应力的效果。[0033]根据本实用新型的第八个方面，其中，在所述栅槽的延伸方向(9)上并行设置所述栅槽，所述半导体装置还具有，[0034]通过侵入所述栅电极上表面而设置的层间绝缘膜；[0035]通过覆盖在所述层间绝缘膜上而设置的发射电极；以及[0036]设置于所述多个栅槽上的焊线。[0037]由此，可以很好地缓和形成焊线时在层间绝缘膜上产生的应力，以及具有缓和由此产生的层间绝缘膜的偏移的效果。[0038]根据本实用新型的第九个方面，其中，所述栅槽在所述栅槽的平面方向上被设置为点状，所述半导体装置还具有，[0039]通过侵入所述栅电极上表面而设置的层间绝缘膜；[0040]通过覆盖在所述层间绝缘膜上而设置的发射电极；以及[0041 ] 设置于所述多个栅槽上的焊线。[0042]由此，具有很好地缓和形成焊线时在层间绝缘膜上产生的应力的效果，以及缓和由此产生的层间绝缘膜的偏移的效果。[0043]参照下面的描述和附图，将清楚本实用新型的这些和其他方面。在这些描述和附图中，具体公开了本实用新型的特定实施方式，来表示实施本实用新型的原理的一些方式，但是应当理解，本实用新型的范围不受此限制。相反，本实用新型包括落入所附权利要求书的精神和内涵范围内的所有变化、修改和等同物。[0044]针对一个实施方式描述和/或例不的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征使用。[0045]应当强调的是，术语“包括”当在本说明书中使用时用来指所述特征、要件、步骤或组成部分的存在，但不排除一个或更多个其它特征、要件、步骤、组成部分或它们的组合的存在或增加。
[0046]参照以下的附图可以更好地理解本实用新型的很多方面。附图中的部件不是成比例绘制的，而只是为了示出本实用新型的原理。为了便于示出和描述本实用新型的一些部分，附图中对应部分可能被放大或缩小。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。此夕卜，在附图中，类似的标 号表示几个附图中对应的部件，并可用于指示多于一种实施方式中使用的对应部件。[0047]在附图中:[0048]图1是本实用新型的半导体装置的一个截面示意图；[0049]图2是本实用新型的栅槽部分的放大示意图；[0050]图3是在图1的基础上加上方向后的另一示意图；[0051]图4是本实用新型的半导体装置的又一截面示意图；[0052]图5是本实用新型的半导体装置的另一示意图；[0053]图6是本实用新型的半导体装置的另一截面示意图；[0054]图7是本实用新型的半导体装置的另一截面示意图。
具体实施方式
[0055]参照附图，通过下面的说明书，本实用新型的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本实用新型的特定实施方式，其表明了其中可以采用本实用新型的原则的部分实施方式，应了解的是，本实用新型不限于所描述的实施方式，相反，本实用新型包括落入所附权利要求的范围内的全部修改、变型以及等同物。[0056]本实用新型提供一种半导体装置，图1是本实用新型的半导体装置的一个截面示意图。如图1所示，该半导体装置100具有:[0057]第一导电型的第一半导体区域I ;[0058]设置于第一半导体区域I上的、与第一导电型相反的第二导电型的第二半导体区域2 ；[0059]设置于第二半导体区域2上的、第一导电型的第三半导体区域3 ；[0060]从第三半导体区域3开始贯通第二半导体区域2并到达第一半导体区域I的栅槽4 ;以及[0061]通过设置于栅槽4的底面以及侧壁上的栅绝缘膜5进行设置的栅电极6;其中，在栅电极6中具有比栅槽4的宽度小的孔隙7。[0062]在本实施例中，第一导电型例如可以为N型，第二导电型例如可以为P型。但本实用新型不限于此，可以根据实际情况确定具体的实施方式。[0063]在本实施例中，如图1所示，栅槽4可以从第三半导体区域3开始到达第一半导体区域1，可以贯通第二半导体区域2。[0064]图2是本实用新型的栅槽部分的放大示意图。如图2所示，其中，栅槽4的底面和侧壁上可以设置栅绝缘膜5 ;栅电极6可以设置于栅绝缘膜5上；在栅电极6中设置孔隙(或者空隙)7。[0065]在本实施例中，栅电极并没有被完全充填在槽栅内，在栅槽的中央侧具有孔隙(或空隙)。另外，栅电极在与栅槽的侧壁相接的基部区域上形成有通道，因此在栅槽的侧壁上不形成空隙。[0066]由此，在栅电极6内产生孔隙7。在制造和搬运半导体装置时，即使在半导体装置中产生应力，由于栅电极6内有孔隙7，可以缓和其应力并缓和对栅绝缘膜5的破坏，可以防止栅不良及耐压不良等的半导体装置的电特性的恶化。还可以提高成品率。同时，在基板发生翘曲弯曲的情况下，由于栅电极6内产生孔隙7，还具有缓和其应力的效果。[0067]并且，埋设于栅槽内的栅电极上形成有孔隙，该孔隙对按压力传递至电场集中区域的情况进行抑制，其结果是能够提供可靠性高的半导体装置。[0068]在本实用新型中，孔隙可以设置在比第三半导体区域的下表面更低的位置。在具体实施时，可以在栅电极6中设置一个或者多个孔隙7。图1仅示意性地示出了设置多个孔隙的情况，但本实用新型不限于此，还可以包括设置一个孔隙的情况。以下仅以设置多个孔隙为例进行说明。[0069]在一个实施方式中，可以在栅槽4的深度方向8上具有多个孔隙7。图3是在图1的基础上加上方向后的另一示意图。如图3所示，栅槽4的深度方向8是从第三半导体区域3到第一半导体区域1的方向，栅槽4的延伸方向9是与深度方向8垂直的方向。[0070]如图3所示，可以在栅槽4的深度方向8上设置多个孔隙7。由此，在基板发生翘曲弯曲的情况下，由于在栅槽4的深度方向8上具有多个孔隙7，还起到了很好地进一步缓和其应力的效果。[0071]在具体实施时，多个孔隙7可以连接在一起。由此，在基板发生翘曲弯曲的情况下，由于在栅槽4的深度方向8上具有多个孔隙7，且连接在一起，起到了很好地进一步缓和其应力的效果。[0072]在具体实施时，孔隙7在栅槽4的深度方向8上可以逐渐变大，栅槽4的宽度可以相对于栅槽4的深度方向8变小。由此，在基板发生翘曲弯曲的情况下，起到了很好地缓和其应力的效果。[0073]在本实施方式中，栅电极可以在栅槽的中央侧具有孔隙(或空隙)。例如，可以在深度方向上形成多个空隙，在深度方向上逐渐变大。栅电极由于在与栅槽的侧壁相接的基部区域上形成有通道，因此可以如下形成:在栅槽的底部(不能形成良好的空乏层，耐压恶化)以及侧壁上，介由栅绝缘膜全面形成而不形成空隙。[0074]为了满足这样的要求，栅槽例如可以为随着深度增加而宽度变窄，使之形成为:在栅槽内从侧壁和底部朝向中心埋入栅电极时，由于栅槽越深宽度越窄，在靠近栅槽底部的部分形成大空隙，在靠近栅槽的开口部的部分形成小空隙。通过如此形成，相对于基板的翘曲可以很好地防止栅绝缘膜的破损。并且，通过具有孔隙，也可以缓和深度方向的线膨胀差。[0075]在另一个实施方式中，栅槽4可以在栅槽4的延伸方向9上连续并形成孔隙7。由此，在栅槽4的延伸方向9上，基板发生翘曲弯曲的情况下，起到了很好地缓和其应力的效果。[0076]图4是本实用新型的半导体装置的又一截面示意图，如图4所示，该半导体装置400还可以具有:[0077]通过侵入栅电极6上表面而设置的层间绝缘膜10 ；[0078]通过覆盖在层间绝缘膜10上而设置的发射电极11 ;以及[0079]设置于多个栅槽4上的焊线12。[0080]如图4所示，可以在槽延伸方向上连续具有空隙。层间绝缘膜也可侵入栅电极上表面的孔隙(凹部)。由此，可以很好地缓和形成焊线时在层间绝缘膜上产生的应力，以及具有缓和由此产生的层间绝缘膜的偏移的效果。[0082]在另一个实施方式中，也可适用于栅槽形成为点状的槽栅构造，并不只是形成为条状的栅槽。[0083]图5是本实用新型的半导体装置的另一示意图，示出了从半导体装置的上方观察的情况。在栅槽4的平面方向上，如图5所示，示出了基部区域51，栅槽4可以被设置为点状。[0084]在本实施方式中，半导体装置还可以具有，[0085]通过侵入栅电极6上表面而设置的层间绝缘膜10 ；[0086]通过覆盖在层间绝缘膜10上而设置的发射电极11 ;以及[0087]设置于多个栅槽4上的焊线12。[0088]由此，可以具有很好地缓和形成焊线时在层间绝缘膜上产生的应力的效果，以及缓和由此产生的层间绝缘膜的偏移的效果。[0089]在具体实施时，也可将槽与基部区域51反向设置。两种设置中的槽也可设置为瓶状(offset状)。本实用新型不限于此，可以根据实际情况确定具体的实施方式。[0090]在另一个实施方式中，也可适用于设置了在栅槽和栅槽之间露出的基部区域的构造，而并不只适用于在栅槽延伸方向上形成有发射极区域和基部区域的构造。[0091]图6是本实用新型的半导体装置的另一截面示意图，如图6所示，在栅槽和栅槽之间露出的基部区域也可以设置栅槽，在栅槽中具有孔隙。层间绝缘膜也可侵入栅电极上表面的孔隙(凹部)。[0092]图7是本实用新型的半导体装置的另一截面示意图，如图7所示，该半导体装置700具有:[0093]第一导电型的第一半导体区域I ;[0094]设置于第一半导体区域I上的、与第一导电型相反的第二导电型的第二半导体区域2 ；[0095]设置于第二半导体区域2上的、第一导电型的第三半导体区域3 ；[0096]从第三半导体区域3开始贯通第二半导体区域2并到达第一半导体区域I的栅槽4 ;以及[0097]通过设置于栅槽4的底面以及侧壁上的栅绝缘膜5进行设置的栅电极6;其中，在栅电极6中具有比栅槽4的宽度小的孔隙7。[0098]如图7所示，半导体装置700还具有:第一导电型的第四半导体区域13，其夹在第一半导体区域I和第二半导体区域2之间；与第一半导体区域I相比，该第四半导体区域13的第一导电型的不纯物浓度更高；[0100]第二导电型的第五半导体区域14，其设置于位于与第二半导体区域2相反一侧的第一半导体区域I上；[0101]集电极15，其与第五半导体区域14电连接；[0102]发射电极11，其与第二半导体区域2和第三半导体区域3电连接。[0103]由此，在栅电极6内产生孔隙7。在制造和搬运半导体装置时，即使在半导体装置中产生应力，由于栅电极6内有孔隙7，可以缓和其应力并缓和对栅绝缘膜5的破坏，可以防止栅不良及耐压不良等的半导体装置的电特性的恶化。还可以提高成品率。同时，在基板发生翘曲弯曲的情况下，由于栅电极6内产生孔隙7，还具有缓和其应力的效果。[0104]并且，埋设于栅槽内的栅电极上形成有孔隙，该孔隙对按压力传递至电场集中区域的情况进行抑制，其结果是能够提供可靠性高的半导体装置。[0105]以上参照附图描述了本实用新型的优选实施方式。这些实施方式的许多特征和优点根据该详细的说明书是清楚的，因此所附权利要求旨在覆盖这些实施方式的落入其真实精神和范围内的所有这些特征和优点。此外，由于本领域的技术人员容易想到很多修改和改变，因此不是要将本实用新型的实施方式限于所例示和描述的精确结构和操作，而是可以涵盖落入其范围内的所有合适修改和等同物。[0106]在此公开了本实用新型的特定实施方式。本领域的普通技术人员将容易地认识至IJ，本实用新型在其他环境下具有其他应用。实际上，还存在许多实施方式和实现。所附权利要求绝非为了将本实用新型的范围限制为上述具体实施方式
。另外，任意对于“用于……的装置”的引用都是为了描绘要素和权利要求的装置加功能的阐释，而任意未具体使用“用于……的装置”的引用的要素都不希望被理解为装置加功能的元件，即使该权利要求包括了“装置”的用词。[0107]尽管已经针对特定优选实施方式或多个实施方式示出并描述了本实用新型，但是显然，本领域技术人员在阅读和理解说明书和附图时可以想到等同的修改例和变型例。尤其是对于由上述要素(部件、组件、装置、组成等)执行的各种功能，除非另外指出，希望用于描述这些要素的术语(包括“装置”的引用)对应于执行所述要素的具体功能的任意要素(即，功能等效)，即使该要素在结构上不同于在本实用新型的所例示的示例性实施方式或多个实施方式中执行该功能的公开结构。另外，尽管以上已经针对几个例示的实施方式中的仅一个或更多个描述了本实用新型的具体特征，但是可以根据需要以及从对任意给定或具体应用有利的方面考虑， 将这种特征与其他实施方式的一个或更多个其他特征相结合。
权利要求1.一种半导体装置，其特征在于，所述半导体装置具有: 第一导电型的第一半导体区域(I); 设置于所述第一半导体区域(I)上的、与第一导电型相反的第二导电型的第二半导体区域(2); 设置于所述第二半导体区域(2)上的、第一导电型的第三半导体区域(3)； 从所述第三半导体区域(3)开始贯通所述第二半导体区域(2)并到达所述第一半导体区域(I)的栅槽(4);以及 通过设置于所述栅槽(4)的底面以及侧壁上的栅绝缘膜(5)进行设置的栅电极(6);其中，在所述栅电极(6)中具有比所述栅槽(4)的宽度小的孔隙(7)。
2.根据权利要求1所述的半导体装置，其特征在于，在所述栅槽(4)的深度方向(8)上具有多个所述孔隙(7)。
3.根据权利要求2所述的半导体装置，其特征在于，所述多个孔隙(7)连接在一起。
4.根据权利要求3所述的半导体装置，其特征在于，所述孔隙(7)在所述栅槽(4)的深度方向(8)上逐渐变大，所述栅槽(4)的宽度相对于所述栅槽(4)的深度方向(8)变小。
5.根据权利要求4所述的半导体装置，其特征在于，所述孔隙(7)设置在比所述第三半导体区域(3)的下表面更低的位置。
6.根据权利要求5记载的半导体装置，所述半导体装置还具有: 第一导电型的第四半导体区域(13)，其夹在所述第一半导体区域(I)和所述第二半导体区域(2)之间；与所述第一半导体区域(I)相比，所述第四半导体区域(13)的第一导电型的不纯物浓度更高； 第二导电型的第五半导体区域(14)，其设置于位于与所述第二半导体区域(2)相反一侧的所述第一半导体区域(I)上； 集电极(15)，其与所述第五半导体区域(14)电连接； 发射电极(11)，其与所述第二半导体区域(2)和所述第三半导体区域(3)电连接。
7.根据权利要求1至6任意一项所述的半导体装置，其特征在于，所述栅槽(4)在所述栅槽(4)的延伸方向(9)上连续并形成所述孔隙(J)。
8.根据权利要求7记载的半导体装置，其特征在于，在所述栅槽(4)的延伸方向(9)上并行设置所述栅槽(4 )，所述半导体装置还具有， 通过侵入所述栅电极(6)上表面而设置的层间绝缘膜(10)； 通过覆盖在所述层间绝缘膜(10)上而设置的发射电极(11)；以及 设置于所述栅槽(4)上的焊线(12)。
9.根据权利要求1至6任意一项所述的半导体装置，其特征在于，从上方看，所述栅槽(4)在所述栅槽(4)的平面方向上被设置为点状，所述半导体装置还具有， 在横截面看，通过侵入所述栅电极(6)上表面而设置的层间绝缘膜(10)； 通过覆盖在所述层间绝缘膜(10)上而设置的发射电极(11)；以及 设置于所述多 个栅槽(4)上的焊线(12)。
专利摘要本实用新型提供一种半导体装置，该半导体装置具有第一导电型的第一半导体区域；设置于第一半导体区域上的、与第一导电型相反的第二导电型的第二半导体区域；设置于第二半导体区域上的、第一导电型的第三半导体区域；从第三半导体区域开始贯通第二半导体区域并到达第一半导体区域的栅槽；以及通过设置于栅槽的底面以及侧壁上的栅绝缘膜进行设置的栅电极；其中，在栅电极中具有比栅槽的宽度小的孔隙。通过本实用新型，可以缓和传向槽栅电极以及栅绝缘膜的应力，减少栅氧化膜的破损。
文档编号H01L29/06GK203085557SQ20132009857
公开日2013年7月24日 申请日期2013年3月5日 优先权日2013年3月5日
发明者鸟居克行 申请人:三垦电气株式会社