专利名称：绝缘栅型双极晶体管的制作方法
技术领域：
本实用新型涉及压控型功率器件技术领域，特别涉及一种绝缘栅型双极晶体管。
背景技术：
沟槽IGBT的一个缺点是它的短路耐量很低，原因是沟道密度增加，饱和电流密度增加。为了提高沟槽IGBT的抗短路能力，必须降低沟道密度。但是另一方面增加沟槽间距虽能降低沟道密度，但却使耐压下降。为了能使沟道密度降低又能保持耐压不受太大影响，目前的解决方法就是假栅结构。就是只有其中一部分栅起了沟道作用，其余的是的只用于维持耐压，这也是假栅一词的来源。另外假栅增加了 PIN区域的相对面积，增加了载流子的积累，故进一步降低了导通压降。假栅结构在增加器件的短路耐量、减小导通压降的同时，由于引入了更多的沟槽，故会在芯片上引入了更多的应力。实际工艺表明，生产过程中硅片的翘曲度与沟槽区域面积所占整个娃片的面积比例有直接的关系。为了降低芯片翅曲的风险，提闻广品的合格率，需减小沟槽区域所占的面积比例。而传统的假栅结构中，所有的沟槽都是同样的宽度，同样的形状，且假栅结构沟槽区域所占面积比例很大，使芯片容易出现翘曲。
实用新型内容本实用新型所要解决的技术问题是提供一种能够减小假栅沟槽区域所占面积，降低芯片翘曲风险的绝缘栅型双极晶体管。为解决上述技术问题，本实用新型提供了一种绝缘栅型双极晶体管，包括:第一导电类型的漂移区、第一导电类型高浓度掺杂微穿通层、第二导电类型的集电极、第一导电类型的发射极、第二导电类型的基区、第二 导电类型低掺杂浓度的浮空区、沟道栅极及假栅极；所述第一导电类型的漂移区通过所述第一导电类型高浓度掺杂微穿通层与所述第二导电类型的集电极连接；所述第一导电类型的漂移区通过第二导电类型的基区与所述第一导电类型的发射极连接；所述沟道栅极与所述第一导电类型的发射极相邻；所述沟道栅极为两道平行设置的沟道结构，两道所述沟道结构之间设置有若干个假栅极；所述沟道栅极与假栅极之间设置有第二导电类型低掺杂浓度的浮空区；所述假栅极与假栅极之间设置有第二导电类型低掺杂浓度的浮空区；所述假栅极呈柱状结构或条状结构，且条状结构的沟槽宽度小于栅极沟槽的宽度。进一步地，所述假栅极为柱状结构时，所述柱状结构的截面形状为圆形。[0015]进一步地，所述假栅极为柱状结构时，所述柱状结构的截面形状为椭圆形。进一步地，所述假栅极为柱状结构时，所述柱状结构的截面形状为方形。进一步地，所述假栅极为柱状结构时，所述柱状结构的截面形状为多边形。进一步地，所述假栅极整齐排列。进一步地，所述假栅极交错排列。本实用新型提供的绝缘栅型双极晶体管，通过减小假栅沟槽宽度或改变其形状，来减小假栅沟槽区所占芯片面积，进而减小沟槽区域所占面积与芯片总面积的比例，不仅能减小硅片的翘曲度，还可以有效减小器件的寄生电容，减小器件开关时间及开关损耗。
图1为本实用新型实施例一提供的绝缘栅型双极晶体管结构示意图；图2为本实用新型实施例二提供的绝缘栅型双极晶体管结构示意图；图3为本实用新型实施例三提供的绝缘栅型双极晶体管结构示意图。
具体实施方式
实施例一:参见图1，本实用新型实施例提供的一种绝缘栅型双极晶体管包括:第一导电类型的漂移区100、第一导电类型高浓度掺杂微穿通层101、第二导电类型的集电极102、第二导电类型低掺杂浓度的浮空区104、第一导电类型的发射极105、第二导电类型的基区103、沟道栅极106及假栅极107。第一导电类型的漂移区100通过第一导电类型高浓度掺杂微穿通层101与第二导电类型的集电极102连接。第一导电类型的漂移区100通过第二导电类型的基区103与第一导电类型的发射极105连接。沟道栅极106与第一导电类型的发射极105相邻。沟道栅极106为两道平行设置的沟道结构，两道沟道结构之间设置有若干个假栅极107。沟道栅极106与假栅极107之间设置有第二导电类型低掺杂浓度的浮空区104。假栅极107与假栅极107之间设置有第二导电类型低掺杂浓度的浮空区104。假栅极107为条状，且与沟道栅极106平行设置，假栅极107的沟槽宽度小于沟道栅极106的沟槽览度。实施例二:如图2所示，本实例与实施例一的区别在于，假栅极208呈柱状结构，柱状结构的截面形状为圆形，且圆柱形的假栅极208整齐排列，这样能进一步减小栅极区域所占的面积比例，假栅极208的个数可以根据实际情况任意改变，其它地方与实施例一完全一致。实施例三:如图3所示，本实例与实施例一的区别在于，假栅极309呈柱状结构，柱状结构的截面形状为圆形，且圆柱形的假栅极309交错排列，这样能改善器件的耐压。假栅极309的个数可以根据实际情况任意改变。其它地方与实施例一完全一致。实施例四:本实例与实施例二的区别在于，假栅极呈柱状结构，柱状结构的截面形状为椭圆形，其它地方与实施例二完全一致。实施例五:[0033]本实例与实施例二的区别在于，假栅极呈柱状结构，柱状结构的截面形状为方形，其它地方与实施例二完全一致。实施例六:本实例与实施例二的区别在于，假栅极呈柱状结构，柱状结构的截面形状为多边形，其它地方与实施例二完全一致。以上六个实施例所提供的绝缘栅型双极晶体管，都是通过减小假栅沟槽宽度或改变其形状，来减小假栅沟槽区所占芯片面积，进而减小沟槽区域所占面积与芯片总面积的比例，不仅能减小硅片的翘曲度，还可以有效减小器件的寄生电容，减小器件开关时间及开关损耗。最后所应说明的是，以上具体实施方式
仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利`要求范围当中。
权利要求1.一种绝缘栅型双极晶体管，其特征在于，包括: 第一导电类型的漂移区、第一导电类型高浓度掺杂微穿通层、第二导电类型的集电极、第一导电类型的发射极、第二导电类型的基区、第二导电类型低掺杂浓度的浮空区、沟道栅极及假栅极； 所述第一导电类型的漂移区通过所述第一导电类型高浓度掺杂微穿通层与所述第二导电类型的集电极连接； 所述第一导电类型的漂移区通过第二导电类型的基区与所述第一导电类型的发射极连接； 所述沟道栅极与所述第一导电类型的发射极相邻； 所述沟道栅极为两道平行设置的沟道结构，两道所述沟道结构之间设置有若干个假栅极； 所述沟道栅极与假栅极之间设置有第二导电类型低掺杂浓度的浮空区； 所述假栅极与假栅极之间设置有第二导电类型低掺杂浓度的浮空区； 所述假栅极呈柱状结构或条状结构，且条状结构的宽度小于栅极沟槽的宽度。
2.如权利要求1所述的绝缘栅型双极晶体管，其特征在于: 所述假栅极为柱状结构时，所述柱状结构的截面形状为圆形。
3.如权利要求1所述的绝缘栅型双极晶体管，其特征在于: 所述假栅极为柱状结构时，所述柱状结构的截面形状为椭圆形。
4.如权利要求1所述的绝缘栅型双极晶体管，其特征在于: 所述假栅极为柱状结构时，所述柱状结构的截面形状为方形。
5.如权利要求1所述的绝缘栅型双极晶体管，其特征在于: 所述假栅极为柱状结构时，所述柱状结构的截面形状为多边形。
6.如权利要求2-5任一项所述的绝缘栅型双极晶体管，其特征在于: 所述假栅极整齐排列。
7.如权利要求2-5任一项所述的绝缘栅型双极晶体管，其特征在于:所述假栅极交错排列。
专利摘要本实用新型公开了一种绝缘栅型双极晶体管，包括第一导电类型的漂移区、第一导电类型高浓度掺杂微穿通层、第二导电类型的集电极、第一导电类型的发射极、第二导电类型的基区、第二导电类型低掺杂浓度的浮空区、沟道栅极及假栅极；所述假栅极呈柱状结构或条状结构，且条状结构的宽度小于栅极沟槽的宽度。本实用新型提供的绝缘栅型双极晶体管，通过减小假栅沟槽宽度或改变其形状，来减小假栅沟槽区所占芯片面积，进而减小沟槽区域所占面积与芯片总面积的比例，不仅能减小硅片的翘曲度，还可以有效减小器件的寄生电容，减小器件开关时间及开关损耗。
文档编号H01L29/423GK203134807SQ20132012302
公开日2013年8月14日 申请日期2013年3月18日 优先权日2012年11月23日
发明者张文亮, 朱阳军, 田晓丽, 胡爱斌 申请人:中国科学院微电子研究所, 上海联星电子有限公司, 江苏中科君芯科技有限公司