图像拾取元件、制造装置和方法以及图像拾取装置制造方法

图像拾取元件、制造装置和方法以及图像拾取装置制造方法
【专利摘要】本公开涉及使得更大的电荷存储区域成为可能的图像拾取元件、制造装置和方法以及图像拾取装置。该图像拾取元件具有其中形成组成像素的读出晶体管的沟道部分和浮置扩散区以使得其至少各自部分相互重叠的配置。例如在组成像素的光电二极管的表面上以柱形形成沟道部分和浮置扩散区。本公开除了图像拾取元件之外也可以应用到制造装置和方法以及图像拾取装置。
【专利说明】图像拾取元件、制造装置和方法以及图像拾取装置

【技术领域】
[0001] 本公开涉及图像传感器、制造装置和方法以及成像装置，尤其涉及能够进一步扩 大电荷累积区域的图像传感器、制造装置和方法以及成像装置。

【背景技术】
[0002] 过去，在互补金属氧化物半导体（CMOS)图像传感器中，在像素区域形成电荷累积 区域、转移栅极、浮置扩散区和进行放大、选择、重置等的晶体管。
[0003] 例如，已经想到通过在光电二极管区域内布置由栅极电极围绕的浮置扩散区，使 得光电二极管中累积的信号电荷从转移栅极的周边读出到浮置扩散区的方法（例如，参考 专利文献1)。
[0004] 引用列表
[0005] 专利文献
[0006] 专利文献 1 :JP2〇ll-〇49446A


【发明内容】

[0007] 技术问题
[0008] 然而，在过去的情形下，因为上述每一种构成成分都以平面状态布置在像素区域 中，所以电荷累积区域最大变为不是像素区域中的其他构成成分的部分，由此不能扩大到 超过它。即，担心电荷累积区域的尺寸可能受到其他构成成分的限制。
[0009] 电荷累积区域的尺寸影响像素的累积电荷量Qs。并且，累积电荷量Qs对图像质量 有重要影响。即，在过去的情形下，每个像素中的累积电荷量Qs的最大值受到诸如转移栅 极、浮置扩散区和进行放大、选择、重置等的晶体管之类的构成成分的限制，这可能导致担 心图像质量劣化。
[0010] 本公开已经鉴于这种情况作出，并且指向进一步扩大电荷累积区域并且增大累积 电荷量，由此抑制图像质量劣化。
[0011] 解决方案
[0012] 根据本公开的一个方面，提供一种图像传感器，包括：组成像素的读出晶体管的沟 道部分和浮置扩散区。至少部分相互重叠地形成沟道部分和浮置扩散区。
[0013] 沟道部分和浮置扩散区可以部分或整体地暴露在组成像素的光电二级管之外。
[0014] 可以在组成像素的光电二级管的表面上以柱状形式形成沟道部分和浮置扩散区。
[0015] 可以在组成单个像素的光电二极管的区域内形成沟道部分和浮置扩散区。
[0016] 可以由多个像素共享沟道部分和浮置扩散区。
[0017] 可以形成读出晶体管的栅极电极以部分或者整体地围绕沟道部分和浮置扩散区 的侧表面。
[0018]图像传感器还可以包括：第一芯片，在其中形成读出晶体管、浮置扩散区和组成像 素的光电二极管；以及第二芯片，在其中形成组成像素的放大用晶体管、选择用晶体管和重 置用晶体管。第一芯片和第二芯片可以相互重叠并且组合。
[0019] 可以组合第一芯片和第二芯片以使得第一芯片的像素内的布线和第二芯片的布 线关于每个像素或者每多个像素的对应电路连接。
[0020] 在其中形成包括像素的输出部分或者输入部分的晶体管的逻辑电路的第三芯片 可以进一步与已与第一芯片组合的第二芯片重叠并且组合。
[0021] 可以在P+层上堆积地形成组成像素的放大用晶体管、选择用晶体管和重置用晶 体管中的至少一个的沟道部分的P-层。
[0022] 根据本公开的另一方面，提供一种制造图像传感器的制造装置，该制造装置包括： 沟道形成单元，形成组成像素的读出晶体管的沟道部分；以及浮置扩散区形成部分，形成浮 置扩散区以使得至少部分地相互重叠浮置扩散区和由沟道形成单元形成的沟道部分。
[0023] 该制造装置还包括形成光电二极管的光电二极管形成单元。沟道形成单元可以在 由光电二极管形成单元形成的光电二极管的表面上形成沟道部分。浮置扩散区形成单元可 以形成浮置扩散区以使得浮置扩散区重叠至在光电二极管的表面上形成的沟道部分。
[0024] 浮置扩散区形成单元可以在由光电二极管形成单元形成的光电二极管的表面之 上形成浮置扩散区。沟道形成单元可以在光电二极管之内形成沟道部分以使得沟道部分重 叠至由浮置扩散区形成单元形成的浮置扩散区。
[0025] 该制造装置还可以包括晶体管形成单元，形成组成像素的放大用晶体管、选择用 晶体管和重置用晶体管中的至少之一以使得每个沟道部分的P-层堆积在P+层上。
[0026] 该制造装置还可以包括：制造单元，制造在其中形成组成像素的放大用晶体管、选 择用晶体管和重置用晶体管的第二芯片，作为与在其中形成读出晶体管和浮置扩散区的第 一芯片不同的芯片；以及组合单元，在第一芯片上重叠并且组合由制造单元制造的第二芯 片。
[0027] 组合单元可以通过关于每个像素和每多个像素的对应电路连接第一芯片的像素 内的布线和第二芯片的布线，组合第一芯片和第二芯片。
[0028] 该制造装置还可以包括：第三芯片制造单元，制造在其中形成包括像素的输入部 分或者输出部分的晶体管的逻辑电路的第三芯片；以及第三芯片组合单元，组合由第三芯 片制造单元制造的第三芯片与由组合单元与第一芯片组合的第二芯片。
[0029] 根据本公开的另一方面，提供一种制造图像传感器的制造方法，该制造方法包括： 由沟道形成单元形成组成图像传感器的像素的读出晶体管的沟道部分；以及由浮置扩散区 形成单元形成浮置扩散区以使得至少部分地相互重叠浮置扩散区和形成的沟道部分。
[0030] 根据本公开的再另一方面，提供一种成像装置，包括：图像传感器，被形成以使得 至少部分地相互重叠组成像素的读出晶体管的沟道部分和浮置扩散区；以及图像处理单 元，对图像传感器中获得的对象的图像执行图像处理。
[0031] 在组成像素的光电二极管的表面上以柱状的形式形成图像传感器的浮置扩散区 和沟道部分。
[0032] 根据本公开的一个方面，至少部分相互重叠地形成组成像素的读出晶体管的沟道 部分和浮置扩散区。
[0033] 根据本公开的另一方面，形成组成像素的读出晶体管的沟道部分，并且至少部分 地关于沟道部分重叠地形成浮置扩散区。
[0034] 根据本公开的另一方面，在图像传感器中至少部分相互重叠地形成组成像素的读 出晶体管的沟道部分和浮置扩散区，并且处理图像传感器中获得的对象的图像。
[0035] 技术效果
[0036] 根据本公开，具体地，可以进一步扩大电荷累积区域。

【专利附图】

【附图说明】
[0037] [图1]是图示本技术应用到的图像传感器的主要配置的示例的截面图。
[0038] [图2]是图示制造图像传感器的制造装置的主要配置的示例的框图。
[0039] [图3]是说明制造过程的流程的示例的流程图。
[0040] [图4]是图示制造状态的示例的视图。
[0041] [图5]是图示继续图4的制造状态的示例的视图。
[0042] [图6]是说明浮置扩散区的形状的示例的视图。
[0043] [图7]是说明由多个像素共享浮置扩散区的示例的视图。
[0044] [图8]是说明本技术应用到的图像传感器的主要配置的示例的截面图。
[0045] [图9]是说明像素区域的配置的示例的视图。
[0046] [图10]是图示制造图像传感器的制造装置的主要配置的示例的框图。
[0047] [图11]是说明制造过程的流程的示例的流程图。
[0048] [图12]是图示制造状态的示例的视图。
[0049] [图13]是图示继续图12的制造状态的示例的视图。
[0050] [图14]是说明本技术应用到的图像传感器的主要配置的示例的截面图。
[0051] [图15]是图示制造图像传感器的制造装置的主要配置的示例的框图。
[0052] [图16]是说明制造过程的流程的示例的流程图。
[0053] [图17]是图示制造状态的示例的视图。
[0054] [图18]是图示继续图17的制造状态的示例的视图。
[0055] [图19]是说明本技术应用到的图像传感器的主要配置的示例的截面图。
[0056] [图20]是说明本技术应用到的图像传感器的主要配置的示例的透视图。
[0057] [图21]是说明本技术应用到的图像传感器的主要配置的示例的平面视图。
[0058] [图22]是图示制造本技术应用到的图像传感器的制造装置的主要配置的示例的 框图。
[0059] [图23]是说明制造过程的流程的示例的流程图。
[0060] [图24]是图示制造状态的示例的视图。
[0061] [图25]是图示继续图24的制造状态的示例的视图。
[0062] [图26]是图示本技术应用到的成像装置的主要配置的示例的框图。

【具体实施方式】
[0063] 下面，将说明用于实践本技术的实施例（下文被称为实施例）。将以下面的顺序进 行该说明。
[0064] 1.第一实施例（图像传感器、制造装置、制造方法）
[0065] 2.第二实施例（图像传感器、制造装置、制造方法）
[0066] 3.第三实施例（图像传感器、制造装置、制造方法）
[0067] 4.第四实施例（图像传感器、制造装置、制造方法）
[0068] 5.第五实施例（成像装置）
[0069] 〈1.第一实施例〉
[0070][图像传感器]
[0071] 图1是图示关于本技术应用到的图像传感器的一部分的主要配置的示例的截面 图。图1中图示的图像传感器100对来自图的下侧的光执行光电转换，由此作为电信号输 出对象的图像。
[0072] 图1图示与图像传感器100的单个像素对应的配置。如图1中图示，组成单个像 素的光电二极管111由像素隔离区域112隔开。此外，在图中的光电二极管111的上侧，形 成由点划线指示的转移栅极（TG) 141 (读出晶体管）和由虚线指示的浮置扩散区（FD) 142。 艮Ρ，在从图1的上侧或者下侧看见的平面视图中，形成像素隔离区域112以围绕光电二极管 111的区域，并且在光电二极管的区域之内形成TG 141和FD142。
[0073] 如图1中图示，作为光电二极管111的光电转换和电荷累积区域的Ν区域121由像 素隔离区域112隔开，该像素隔离区域112由Ρ+区域122 (Ρ+区域122-1和Ρ+区域122-2) 构成。实际上，Ρ+区域122-1和Ρ+区域122-2可以组成被连接的单个区域。当不需要有 区别地指代时，Ρ+区域122-1和Ρ+区域122-2可以被简单地称为Ρ+区域122。
[0074] 此外，在图中的Ν区域121的一部分的上侧中，形成作为TG 141的沟道部分的 Ρ-层123。另外，在图中的Ρ-层123的上侧中，形成组成FD 142的Ν+层124。
[0075] 在Ρ-层123没有层叠在Ν区域121的部分中，并且在图中的Ρ+区域122的上侧 中，形成高杂质浓度的Ρ+层125 (Ρ+层125-1和Ρ+层125-2)。实际上，Ρ+层125-1和Ρ+ 层125-2可以组成被连接的单个区域。当不需要有区别地指代时，Ρ+区域125-1和Ρ+区 域125-2可以被简单地称为Ρ+区域125。
[0076] 另外，如图1中图示，在图中的Ρ+层125和Ν+层124的上侧，形成由Si02、高介电 材料（High-k material)等制成的绝缘膜126。
[0077] 此外，形成TG 141的栅极以覆盖TG 141的沟道部分（或者围绕该沟道部分的周 长）。即，如图1中图示，形成由多晶硅（多晶Si)等制成的栅极电极127 (栅极电极127-1 和栅极电极127-2)，以从图中的绝缘层126的上侧覆盖P-层123。实际上，栅极电极127-1 和栅极电极127-2可以组成被连接的单个区域。当不需要有区别地指代时，栅极电极127-1 和栅极电极127-2可以被简单地称为栅极电极127。
[0078] 此外，在图中的绝缘层126和栅极电极127的上侧，形成由Si02等制成的层间绝 缘膜128。此外，在层间绝缘膜128的上侧，形成布线层130,布线层130具有形成的布线 131。在FD 142的N+层124的上侧，形成经过绝缘膜126和层间绝缘膜128的接触器129。 接触器129连接FD 142的N+层与布线131。布线131例如由诸如铜（Cu)和铝之类的导电 金属（金属）制成并且通过接触器129将FD 142 (N+层124)连接到另一元件。
[0079] 如上，在图像传感器100中，（以柱状形式）形成FD 142 (N+层）以重叠在TG 141 的沟道部分（P-层123)上。（FD 142 (N+层124)和TG 141的沟道部分（P-层123)具有层 叠结构的形式）。
[0080] 于是，当转移（transfer)光电二极管111的N区域121中累积的电荷到FD142时， 可以在层叠的方向上（图中的上下方向上）转移电荷，这使得能够在FD 142 (N+层124) (TG 141的沟道部分（P-层123))的下侧中形成N区域。换言之，在图像传感器100中，相互 重叠地形成光电二极管111 (N区域121)、TG 141的沟道部分（P-层123)和FD 142 (N+层 124)。
[0081] 因此，与以FD的周长形成TG和光电二极管的情形（如专利文献1中描述）比较， 作为电荷累积区的N区域121可以被扩大并且由此增大累积电荷量Qs。相应地，图像传感 器100可以改进捕获图像的图像质量（或者以更高质量输出捕获图像）。
[0082] [制造装置]
[0083] 图2是图示制造本技术应用到的图像传感器的制造装置的主要配置的示例的框 图。图2中图示的制造装置200是制造本技术应用到的图像传感器100(图1)的装置。 艮P，制造装置200制造至少部分相互重叠地形成FD 142 (N+层124)和TG 141的沟道部分 (P-层123)的图像传感器。
[0084] 制造装置200具有控制单元201和制造单元202。
[0085] 控制单元201例如具有中央处理器（CPU)、只读存储器（ROM)、随机存取存储器 (RAM)等，控制制造单元202的每个单元，并且进行关于图像传感器100的制造的控制处理。 例如，控制单元201的CPU根据ROM中存储的程序执行各种处理。此外，CPU根据从存储单 元213加载到RAM的程序执行各种处理。在RAM中，也任意存储CPU执行各种处理时必要 的数据。
[0086] 制造装置200具有输入单元211、输出单元212、存储单元213、通信单元214和驱 动器215。
[0087] 输入单元211由键盘、鼠标、触摸面板、外部输入终端等构成。来自外部的用户指 令或者信息的输入由输入单元211接收并且供应到控制单元201。输出单元212由诸如阴 极射线管（CRT)显示器和液晶显示器（LCD)之类的显示器、扬声器、外部输出终端等构成， 并且将从控制单元201供应的各种信息的片段输出为图像、语音、模拟信号或者数字信号。
[0088] 存储单元213由诸如固态驱动器（SSD)之类的闪存或者硬盘驱动器构成，存储从 控制单元201供应的信息，并且根据来自控制单元201的请求读出和供应存储的信息。
[0089] 通信单元214例如由有线局域网（LAN)或者无线LAN的接口或者调制解调器构 成，并且与外部装置通过包括因特网的网络进行通信处理。例如，通信单元214发送从控制 单元201供应的信息到通信方并且供应从通信方接收到的信息到控制单元201。
[0090] 驱动器215在可能需要时连接到控制单元201。并且，诸如磁盘、光盘、磁光盘和半 导体存储器之类的可移动介质221被任意加载到驱动器215中。然后，通过驱动器215从 可移动介质221读出的计算机程序在可能需要时被安装到存储单元213中。
[0091] 制造单元202由控制单元201控制并且进行关于本技术应用到的图像传感器100 的制造的过程。如图2中图示，制造单元202具有光电二极管（PD)形成单元231、像素隔离 区域形成单元232、P-层形成单元233、N+层形成单元234、P+层形成单元235、绝缘膜形成 单元236、栅极电极形成单元237、层间绝缘膜形成单元238、接触器形成单元239和布线层 形成单元240。
[0092] [制造过程的流程]
[0093] 参考图3的流程图，说明由制造单元202执行的制造过程的流程的示例。在可能 需要时参考图4和图5进行说明。
[0094] 当开始制造过程时，在步骤S101，ro形成单元231由控制单元201控制，并且在从 外部供应的硅（Si)衬底上形成N区域121 (光电二极管111)，N区域121是N型光电转换 和电荷累积区域。
[0095] 在步骤S102,像素隔离区域形成单元232由控制单元201控制，并且形成P+区域 122 (像素隔离区域112)以使得P+区域122围绕已经从形成单元231供应的器件的光 电二极管111。
[0096] 在步骤S103, P-层形成单元233由控制单元201控制，并且在已经从像素隔离形 成单元232提供的器件的光电二极管111 (N区域121)和像素隔离区域112 (P+区域12)的 上表面上形成与TG 141的沟道部分对应的P-层123。
[0097] 在步骤S104, N+层形成单元234由控制单元201控制，并且在已经从P-层形成单 元233供应的器件的P-层123的上表面上形成FD 142的N+层124 (图4A)。
[0098] 在步骤S105，P+层形成单元235由控制单元201控制，移除已经从N+层形成单元 234供应的器件的P-层123和N+层124的一部分，并且在N区域121和P+区域122的上 表面上形成P+层125。更具体地，P+层形成单元235在N+层124的上表面上施加光阻材 料（photoresist)，并且利用掩模和光刻技术，由此形成除了产生TG 141的沟道部分和FD 142的部分之外的光阻材料开口区域。然后，P+层形成单元235通过诸如干刻蚀之类的方 法在光阻材料开口区域移除P-层123和N+层124。即，P+层形成单元235留下P-层123 和N+层124的一部分（产生FD 142和TG 141的沟道部分的部分），并且移除P-层123和 N+层124的其他部分。于是，形成以柱状形式层叠的P-层123和N+层124。然后，P+层形 成单元235在光阻材料开口区域（除了以柱状形式层叠的P-层123和N+层124之外的部 分）中形成P+层125 (图4B)，并且通过灰化移除留在N+层124的上表面上的光阻材料。
[0099] 在步骤S106,绝缘膜形成部分236由控制单元201控制，并且在已经从P+层形成 单元235供应的器件的N+层124和P+层125的上表面上形成绝缘膜126 (图4C)。
[0100] 在步骤S107,栅极电极形成单元237由控制单元201控制，并且形成栅极电极127 以使得栅极电极127从已经从绝缘膜形成单元236供应的器件的绝缘膜126之上围绕（覆 盖）以柱状形式形成的P-层123和N+层124的周长（图4D)。更具体地，栅极电极形成单 元237从绝缘膜126之上形成诸如多晶硅之类的栅极电极材料的薄膜，进行施加光阻材料、 由于掩模和光刻技术形成光阻材料开口以及干刻蚀，由此处理薄膜并且形成栅极电极127。
[0101] 在步骤S108,层间绝缘膜形成单元238由控制单元201控制，并且在已经从栅极电 极形成单元237供应的器件的上表面上形成层间绝缘膜128 (或者绝缘膜126和栅极电极 127)的薄膜（图5A)。
[0102] 在步骤S109,接触器形成单元239由控制单元201控制，并且形成接触器129以 使得接触器129从已经从层间绝缘膜形成单元238供应的器件的上表面，经过层间绝缘膜 128和绝缘膜126直至N+层124。
[0103] 在步骤S110,布线层形成单元240由控制单元201控制，并且在已经从接触器形成 单元239供应的器件的上表面上形成布线层130 (图5C)。
[0104] 当形成布线层时，制造单元202将如上制造的图像传感器100供应至外部，并且完 成制造过程。
[0105] 如上，制造装置200能够通过与制造过去的图像传感器的情形的处理的数量基本 相同数量的处理，容易地制造图像传感器1〇〇。
[0106] 顺便提及，只要不发生矛盾，可以任意改变上述处理的顺序。
[0107] [附加陈述]
[0108] 虽然图1图示与作为图像传感器100的单个像素对应的配置的示例，但是实际上 图像传感器100可以具有任意数量的像素。当图像传感器100具有多个像素时，这些像素 中的至少一个可以具有图1中图示的配置。
[0109] 此外，虽然在图1中，图示栅极电极127以覆盖图中的FD 142的上部分，但是栅极 电极127可以至少布置在可以向是TG 141的沟道部分的P-层123施加电压的范围中，并 且只要位置处在这种范围内，就可以任意定位栅极电极127。例如，可以在绝缘膜126的上 表面上形成栅极电极127,以围绕P-层123或者N+层124的侧表面的一部分或者整体，或 者围绕P-层123和N+层124的侧表面的一部分或者整体。此外，栅极电极127不必定围 绕P-层123和N+层124的整个侧表面。
[0110] 顺便提及，虽然在图1中重叠地形成P-层123和N+层124,但是FD 142 (N+层 124)的一部分可以与TG 141的沟道部分（P-层123)堆积。此外，FD 142 (N+层124)可以 与TG 141的沟道部分（P-层123)堆积。另外，FD142(N+层124)的一部分可以与TG 141 的沟道部分（P-层123)的一部分堆积。即，可以至少部分相互地重叠 TG 141的沟道部分 (P-层123)和FD 142 (N+层124)。例如，TG 141和FD 142可以在从图1的上侧或者下侧 看见的平面视图中相互移位（displace)(可以存在于不同位置）。
[0111] TG 141和FD 142的各自形状是任意的，并且可以相互不同。此外，在从图1的上 侧或下侧看见的平面视图中，只要TG 141的沟道部分（P-层123)和FD 142 (N+层124)的 重叠部分在光电二极管111的区域内，TG 141和FD 142的各自位置就是任意的。
[0112] 例如，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管111的区域 的基本中心以基本环形（或者基本环形柱状）的形式形成TG 141和FD 142,如图6A中图 示。此外，例如，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管111的区域 的基本中心以矩形（或者矩形柱状）的形式形成TG 141和FD 142,如图6B中图示。此外， 例如，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管111的区域的边缘部 分以三角形（或者三角形柱状）的形式形成TG 141和FD 142,如图6C中图示。
[0113] 此外，例如，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管111的 区域的基本中心以诸如八边形之类的多边形（或者多边形柱状）的形式形成TG 141和FD 142,如图6D中图示。此外，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管 111的区域的边缘部分形成八边形形状的TG 141和FD 142,如图6E中图示。
[0114] 另外，例如，可以在从图1的上侧或者下侧看见的平面视图中在光电二极管111的 区域的边缘部分形成八边形的形式的TG 141和FD 142的一部分，如图6F中图示。即，栅 极电极127不必要围绕FD 142的整个周长，如同图6C和6F的示例。
[0115] 然而，通过在光电二极管111的区域的基本中心提供TG 141和FD 142(如同图 6A、6B和6D的示例），可以容易地读出信号电荷，由此减少残留图像，这是因为通过FD 142 从光电二极管111的读出距离中的最长一个被缩短。
[0116] 顺便提及，例如，FD 142可以由多个像素共享，如同图7的示例。在该情形下，需 要分别准备与FD 142对应的TG 141用于共享TG 141的像素。在图7的示例的情形下，由 四个像素共享单个FD 142。因此，提供四个光电二极管和TG 141用于单个FD 142。
[0117] 〈2.第二实施例〉
[0118] [图像传感器]
[0119] 顺便提及，虽然在图1中省略，但是图像传感器100具有逻辑电路，该逻辑电路包 括用于每个像素的放大用晶体管（放大器（Amp))、选择用晶体管（选择器（Sel))和重置用 晶体管（重置器（Rst))等。
[0120] 这些晶体管虽然可以以任何方式形成，但它们可以在与具有与图1中图示的光电 二极管111的芯片不同的芯片中形成，并且这些芯片可以通过关于每个像素或者每多个像 素的对应电路将各自布线（金属）连接在一起来进行分层。
[0121] 图8是图示该情形下的图像传感器的主要配置的示例的截面图。图8中图示的图 像传感器300对来自图的上侧的光进行光电转换，由此作为电信号输出对象的图像。
[0122] 如图8中图示，图像传感器300具有其中连接图像传感器芯片（接触图像传感器 (CIS))301、逻辑电路芯片（逻辑1)302和逻辑电路芯片（逻辑2)303的配置。
[0123] 在图像传感器芯片（CIS)301中形成具有与图像传感器100中的配置实质上相同 的配置的像素。图8中由虚线指示的部分与图像传感器100 (添加彩色滤波器和聚光透镜 到图像传感器100)对应。
[0124] 在逻辑电路芯片（逻辑1)302中，形成图像传感器芯片（CIS)301的像素配置的 放大用晶体管（放大器（Amp))、选择用晶体管（选择器（Sel))和重置用晶体管（重置器 (Rst))等的逻辑电路。
[0125] 在逻辑电路芯片（逻辑2)303中，形成包括像素的输入部分和输出部分的晶体管 等的另一逻辑电路。
[0126] 图像传感器芯片（CIS) 301、逻辑电路芯片（逻辑1)302和逻辑芯片（逻辑2)303 的各自布线经由过孔（VIA)等相互连接。具体地，图像传感器芯片（CIS) 301的图像传感器 100的布线连接到图像传感器100的邻近的逻辑电路芯片（逻辑2)的布线。
[0127] 一般地，过孔不能提供在像素内。相反，通过上述关于每个像素或者每多个像素的 对应电路连接图像传感器芯片（CIS) 301和像素中的逻辑电路（逻辑1) 302的布线，简化从 FD142连接诸如放大器（Amp)和重置器（Rst)之类的晶体管的布线的布局，由此改进布线设 计时的自由度并且便于设计。
[0128] 此外，基于相同的理由，在通过过孔布线连接的情形下，从FD142连接诸如放大器 (Amp)和重置器（Rst)之类的晶体管的布线变长，这可能导致由于布线电容等降低转换效 率。相反，通过上述关于每个像素或者每多个像素的对应电路连接像素中的两个芯片的布 线，可以缩短布线的长度，由此抑制降低了的转换效率。
[0129] 此外，以该方式，用于放大器、选择器、重置等的晶体管可以被重叠到光电二极管 111。因此，虽然在如图9A中图示的过去的情形下，除了光电二极管111的区域之外还需要 提供布置那些晶体管的晶体管区域，但是可以通过考虑图8中图示的配置消除对于这种晶 体管区域的需要，如图9B中图示。相应地，可以扩大每个像素中的光电二极管111。即，可 以增大累积电荷量Qs，由此改进捕获图像的图像质量。
[0130] 此外，因为独立提供图像传感器芯片（CIS)301和逻辑电路芯片（逻辑1)302,所以 可以减少每个芯片的处理的数量，由此更容易地进行每个芯片的制造。此外，因为仅在图像 传感器芯片（CIS) 301中形成光电二极管111、TG 141和FD142,所以可以独立于晶体管（逻 辑电路）的动态特性进行热处理。因此，可以通过更高温度的热处理实现更少晶体缺陷的 低噪声图像传感器。
[0131] 顺便提及，可以在逻辑电路芯片（逻辑1)中配置逻辑电路芯片（逻辑2)303的逻 辑电路。然而，通过考虑如同图8的层叠结构，可以进一步减小芯片尺寸。
[0132] [制造装置]
[0133] 图10是图示制造本技术应用到的图像传感器的制造装置的主要配置的示例的框 图。图10中图示的制造装置400是制造本技术应用到的图像传感器300(图8)的装置。
[0134] 制造装置400具有控制单元401和制造单元402。此外，制造装置400具有输入 单元211、输出单元212、存储单元213、通信单元214以及可移动介质221加载到的驱动器 215。
[0135] 控制单元401具有与控制单元201基本相同的配置，控制制造单元402的每个部 分，并且进行关于图像传感器300的制造的控制处理。
[0136] 制造单元402由控制单元401控制，并且进行关于本技术应用到的图像传感器300 的制造的处理。如图10中图示，制造单元402具有CIS制造单元431、逻辑1制造单元432、 逻辑1组合单元433、逻辑2制造单元434、逻辑2组合单元435、滤波器形成单元436和聚 光透镜形成单元437。
[0137] [制造过程的流程]
[0138] 参考图11的流程图，说明由制造单元402执行的制造处理的流程的示例。在可能 需要时参考图12和图13进行说明。
[0139] 当开始制造处理时，在步骤S401，CIS制造单元431由控制单元401控制，并且使 用从外部供应的硅（Si)衬底制造图像传感器芯片（CIS) 301 (图12A)。以例如与参考图3 的流程图说明的图像传感器100的制造过程的流程实质上相同的方式进行该过程。
[0140] 在步骤S402,逻辑1制造单元432由控制单元401控制，并且使用从外部提供的硅 (Si)衬底形成逻辑电路芯片（逻辑1)302,在逻辑电路芯片（逻辑1)302中，形成图像传感 器芯片（CIS) 301的像素配置的诸如放大器（Amp)、选择器（Sel)、重置器（Rst)之类的晶体 管（图12B)。以与过去的逻辑电路的制造方法实质上相同的方式进行该过程。
[0141] 在步骤S403,逻辑1组合单元433由控制单元401控制，上下翻转已经在步骤 S402制造的逻辑电路芯片（逻辑1) 302,并且在已经在步骤S401制造的图像传感器芯片 (CIS) 301的顶表面（布线侧）上重叠和组合已经上下翻转的逻辑电路芯片（逻辑1)302的 下表面（布线侧）。
[0142] 在这种情况下，通过关于每个像素或者每多个像素的对应电路来连接图像传感器 芯片（CIS)301的内部像素布线和逻辑电路芯片（逻辑1)302的布线，逻辑1组合单元433 连接这两个芯片的电路。
[0143] 于是，利用其中诸如放大器（Amp)、选择器（Sel)和重置器（Rst)之类的逻辑电路 被重叠到光电二极管的光入射表面的另一侧的配置，实现CMOS图像传感器的内部像素配 置。因此，可以扩大电荷累积层，如使用图9说明。
[0144] 顺便提及，逻辑1组合单元433可以使用过孔，由此连接像素之外的这两个芯片的 电路。
[0145] 以上面的方式，制造在其中重叠图像传感器芯片（CIS) 301和逻辑电路芯片（逻辑 1)302的器件（CIS+逻辑1)311。此外，逻辑1组合单元433薄化与器件（CIS+逻辑1)311 的顶表面对应的逻辑电路芯片（逻辑1) 302的衬底（图12C)。
[0146] 在步骤S404,逻辑2制造单元434由控制单元401控制，并且使用从外部提供的硅 (Si)衬底制造在其中形成要用于图像传感器芯片（CIS) 301的像素的输入和输出部分的另 一逻辑电路的逻辑芯片（逻辑2) 303 (图13A)。以与过去的逻辑电路的制造方法实质上相 同的方式进行该过程。
[0147] 在步骤S405,逻辑2组合单元435由控制单元401控制，上下翻转已经在步骤S404 制造的逻辑电路芯片（逻辑2) 303,并且在已经在步骤S403制造的器件（CIS+逻辑1)311 的顶表面（薄化后的逻辑电路芯片（逻辑1)302的衬底侧）上重叠和组合已经上下翻转的 逻辑电路芯片（逻辑2) 303的下表面（布线侧）。在这种情况下，逻辑1组合单元433通过 使用过孔连接逻辑电路（逻辑2)303的布线和器件（CIS+逻辑1)311的布线，连接图像传 感器（CIS) 301、逻辑电路芯片（逻辑1)302和逻辑电路芯片（逻辑2) 303的各自电路。
[0148] 以这种方式，制造在其中相互堆积图像传感器芯片（CIS) 301、逻辑电路芯片（逻 辑1) 302和逻辑电路芯片（逻辑2) 303的器件（CIS+逻辑1+逻辑2) 321。
[0149] 在步骤S406,逻辑2组合单元435由控制单元401控制，上下翻转器件（CIS+逻辑 1+逻辑2) 321，并且薄化与器件（CIS+逻辑1+逻辑2) 321的顶表面对应的图像传感器芯片 (CIS) 301的衬底。
[0150] 在步骤S407,滤波器形成单元436由控制单元401控制，并且在其衬底已经在步 骤S406薄化的器件（CIS+逻辑1+逻辑2) 321的顶表面上的图像传感器芯片（CIS) 301的 像素部分（光电二极管111)上形成诸如彩色滤波器和红外滤波器之类的滤波器。
[0151] 在步骤S408,聚光透镜形成单元437由控制单元401控制，并且在已经在步骤 S406形成的滤波器（在光电二极管上）的上表面上形成聚光透镜。
[0152] 当形成聚光透镜时，制造单元402向外部供应如上制造的图像传感器300,并且完 成制造处理。
[0153] 如上，制造装置400能够通过与制造过去的图像传感器的情形的处理的数量基本 相同数量的处理，制造图像传感器芯片（CIS)301、逻辑电路芯片（逻辑1)302和逻辑芯片 (逻辑2) 303,并且仅相互连接，由此容易地制造图像传感器300。
[0154] 顺便提及，只要不发生矛盾，可以任意改变上述处理的顺序。
[0155] 〈3.第三实施例〉
[0156] [图像传感器]
[0157] 已经在图1中说明了在图中的光电二极管111 (N区域121)的上侧重叠柱状形式 的P-层123和N+层124。然而，不限制于此的情况，可以形成P-层123和N+层124以使 得其部分或者整体关于图中的上下方向（层叠方向）而处于N区域121之内（嵌入）。
[0158] 图14是图示关于本技术应用到的图像传感器的一部分的主要配置的示例的截面 图。图14中图示的图像传感器是与图1的图像传感器100基本相同的图像传感器，并且实 质上具有与图像传感器100相同的配置。
[0159] 然而，在图像传感器500的情形下，在N区域121之内形成作为图141的沟道部分 的P-层525。
[0160] 如在N+层124的情形那样，形成FD142的N+层523以使得被堆积在图中的P-层 525的上侧。因此，堆积光电二极管111地形成N+层523。
[0161] 以与P+层125实质相同的方式形成P+层524 (P+层524-1和P+层524-2)。因 此，在图中的光电二极管111的顶表面上形成P+层524和P-层525。
[0162] 以该方式，图像传感器500的厚度（图中上下方向（层叠方向）上的长度）可以 比图像传感器100的厚度更小。
[0163] 此夕卜，因为与图像传感器100的情形相比，可以以更低阶梯差（step difference) 提升随后的处理操作，所以可以对于图像传感器500进行更高精确性的图案形成。此外，因 为可以由更强健的P+型形成FD部分的侧面（flank)的阶梯部分，所以可以改进抗诸如白 点之类的噪声的阻抗特性。
[0164] [制造装置]
[0165] 图15是图示制造本技术应用到的图像传感器的制造装置的主要配置的示例的框 图。图15中图示的制造装置600是制造本技术应用到的图像传感器（图14)的装置。
[0166] 制造装置600具有控制单元601和制造单元602。此外，制造装置600具有输入 单元211、输出单元212、存储单元213、通信单元214以及可移动介质221加载到的驱动器 215。
[0167] 控制单元601具有与控制单元201基本相同的配置，控制制造单元602的每个部 分，并且进行关于图像传感器500的制造的控制处理。
[0168] 制造单元602由控制单元601控制，并且进行关于本技术应用到的图像传感器600 的制造的处理。如图15中图示，制造单元602具有与制造单元202 (图2)基本相同的配置。 然而，替代P-层形成单元233、N+层形成单元234和P+层形成单元235,制造单元602具 有N+层形成单元、P+层形成单元和P-层形成单元635。
[0169] [制造过程的流程]
[0170] 参考图16的流程图，说明由制造单元602执行的制造过程的流程的示例。在可能 需要时，参考图17和18进行说明。
[0171] 分别以与图3的步骤S101和步骤S102的处理实质上相同的方式执行步骤S601 和步骤S602的处理。
[0172] 在步骤S603, N+层形成单元633由控制单元601控制，并且在已经从像素隔离区 域形成单元232供应的器件的像素隔离区域112 (P+区域12)和光电二极管111 (N区域） 的上表面上形成FD 142的N+层523 (图17A)。
[0173] 在步骤S604, P+层形成单元634由控制单元601控制，并且移除已经从N+层形成 单元633供应的器件的N+层523的一部分，并且在N区域121和P+区域122上形成P+层 524。更具体地，P+层形成单元634在N+层523的上表面上施加光阻材料，并且利用掩模和 光刻技术形成除了产生FD142的部分之外的光阻材料开口区域。然后，P+层形成单元634 通过诸如干刻蚀之类的方法在光阻材料开口区域中移除N+层523。即，P+层形成单元634 在N+层523中留下产生FD142的部分，并且移除N+层523的其他部分。于是，形成以柱状 形式层叠的N+层523。此后，P+层形成单元634在光阻材料开口区域（除了以柱状形式层 叠的N+层523之外的部分）形成P+层524 (图17B)，并且通过灰化移除留在N+层523的 上表面上的光阻材料。
[0174] 在步骤S605，P-层形成单元635由控制单元601控制，并且形成P-层525。更具 体地，P-层形成单元635施加光阻材料，使用掩模和光刻技术以与步骤S604实质上相同的 方式的光刻技术设置包括FD 142并且比FD 142宽一点的区域作为光阻材料开口区域，然 后在光阻材料开口区域的N区域121中形成P-层525 (图17C)。因为该P-层525的浓度 足够低于在FD 142的N+层523中形成的N型杂质浓度，所以N+层523不受影响。然后， P-层形成单元635通过灰化移除留在P+层524的上表面上的光阻材料。
[0175] 分别以与步骤S106到步骤S1110 (图17D和图18A到图18C)的处理实质上相同 的方式执行步骤S606到步骤S610的处理。
[0176] 当形成布线层130时，制造单元602将如上制造的图像传感器500供应至外部，并 且完成制造过程。
[0177] 如上，制造装置600能够通过与制造过去的图像传感器的情形的处理的数量基本 相同数量的处理，容易地制造图像传感器500。
[0178] 顺便提及，只要不发生矛盾，可以任意改变上述处理的顺序。
[0179] [附加陈述]
[0180] 顺便提及，在图14的示例中，也可以在N区域121之内形成（嵌入）栅极电极 127 (的一部分或者整体）。
[0181] 此外，也可以在N区域121之内形成（嵌入）N+层523的一部分或者整体，由此进 一步减小图像传感器的厚度。即，配置为至少部分层叠的TG 141和FD142从与光电二极管 111的入射表面相对的上表面沿着层叠方向朝外暴露的程度（高度），即换言之，TG 141和 FD 142形成在光电二极管111之内的程度（深度）是任意的。
[0182] 随着在光电二极管111之内形成的TG 141和FD 142的比率变得更大，更薄地形 成图像传感器。然而，因为N区域121相应变得更小，所以累积电荷量变得小。
[0183] 〈4.第四实施例〉
[0184] [图像传感器]
[0185] 在前文中，关于光电二极管、TG和FD作出说明。可以形成诸如放大器（Amp)、选择 器（Sel)和重置器（Rst)之类的晶体管的沟道部分的P-层以使得被堆积在P+层上。
[0186] 图19是图示该情形下图像传感器的主要配置的示例的截面图。图19中图示的图 像传感器700除了作为与图1的图像传感器100基本相同的图像传感器的FD/TG部分711 之外，还具有包括诸如放大器（Amp)、选择器（Sel)和重置器（Rst)之类的晶体管的TR部分 712。
[0187] 在像素隔离区域112(P+区域122)的上侧中形成TR部分712。图19图示TR部分 712的沟道部分的截面图。如图19中图示，在TR部分712中，形成作为沟道部分的P-层 772,以被堆积在图中的P+层721的上侧。即，以柱状形式形成TR部分712的沟道部分。顺 便提及，TR部分712的源极部分和漏极部分的N层关于沟道部分并列（未图示）。在沟道 部分的上表面上形成绝缘膜126,并且形成栅极电极723以进一步从上面覆盖沟道部分。
[0188] 此外，在图中的栅极电极723和绝缘膜126的上侧中形成层间绝缘膜128。在栅极 电极723的上侧中形成接触器724,以通过层间绝缘膜128。
[0189] 另外，在图中的层间绝缘膜128的上侧中，布线层130包括连接TD/TG部分711和 TR部分712的布线725。另外，在图中的布线层130的上侧中，可以自然地形成间层绝缘膜。
[0190] 图20是从上面斜着看见的图像传感器700的TD/TG部分711和TR部分712的配 置的透视图。图21是从图19的上侧看见的平面视图。
[0191] 通过考虑这种配置，可以延长TR部分712的沟道部分的栅极宽度和栅极长度。于 是，可以改进导通/截止特性、Ι/f噪声特性等。
[0192] 此外，如同图21中图示的选择器741、放大器742和重置器743,在像素隔离区域 112中形成TR部分。因此，可以扩大光电二极管111。
[0193] [制造装置]
[0194] 图22是制造本技术应用到的图像传感器的制造装置的主要配置的示例的框图。 图22中图示的制造装置800是制造本技术应用到的图像传感器700 (图19)的装置。
[0195] 制造装置800具有控制单元801和制造单元802。此外，制造装置800具有输入 单元211、输出单元212、存储单元213、通信单元214以及可移动介质221加载到的驱动器 214。
[0196] 控制单元801具有与控制单元201基本相同的配置，控制制造单元802的每个部 分，并且进行关于图像传感器700的制造的控制处理。
[0197] 制造单元802由控制单元801控制，并且进行关于本技术应用到的图像传感器700 的制造的处理。如图22中图示，制造单元802具有与制造单元201 (图2)基本相同的配 置。然而，替代P-层形成单元233、N+层形成单元234、P+层形成单元235、栅极电极形成 单元237、接触器形成单元239和布线形成单元240,制造单元802具有P-层形成单元833、 N+层形成单元834、晶体管形成单元835、P+层形成单元836、栅极电极形成单元838、接触 器形成单元840和布线形成单元841。
[0198] [制造过程的流程]
[0199] 参考图23的流程图，说明由制造单元802执行的制造过程的流程的示例。在可能 需要时参考图24和25进行说明。
[0200] 分别以与图3的步骤S101和步骤S102的处理实质上相同的方式执行步骤S801 和步骤S802的处理。
[0201] 在步骤S803, P-层形成单元833由控制单元801控制，并且在已经从像素隔离区 域形成单元232供应的器件的光电二极管111 (N区域）的上表面上形成TG 141的P-层 123。
[0202] 在步骤S804，N+层形成单元834由控制单元801控制，并且在已经从P-层形成单 元833供应的器件的光电二极管111的N区域121上的P-层123的上表面上形成FD 142 的N+层124。
[0203] 在步骤S805,晶体管形成单元835由控制单元801控制以使得在图中已经从N+层 形成单元834供应的器件的像素隔离区域112 (P+区域122)的上侧中形成要重叠到P+层 721的沟道部分（P-层722)和源极-漏极部分（未示出）（图24)。
[0204] 顺便提及，如同图24A中图示的示例，可以在图中像素隔离区域122和光电二极管 111的部分的上侧中形成P+层721和P-层722作为膜。
[0205] 在步骤S806, P+层形成单元836由控制单元601控制，移除已经从晶体管形成单 元835供应的器件的P-层123和N+层124以及P+层721和P-层722的每一个中的一部 分，并且在N区域121的上表面上形成P+层125。
[0206] 更具体地，P+层形成单元836在N+层124和P-层722的上表面上施加光阻材料， 并且利用掩模和光刻技术在除了产生FD/TG部分711的部分之外和除了产生TR部分712的 部分之外的区域中形成光阻材料开口区域。然后，P+层形成单元836通过诸如干刻蚀之类 的方法在光阻材料开口区域中移除P-层123和N+层124以及P+层721和P-层722。艮口， P+层形成单元834留下产生FD/TG部分711的P-层123和N+层124的部分和产生TR部 分712的P+层721和P-层722的部分；并且移除P-层123、N+层124、P+层721和P-层 722的每一层的其他部分。于是，不仅形成以柱状形式层叠的P-层123和N+层124,而且 形成以柱状形式形成的P+层721和P-层722。
[0207] 此后，P+层形成单元836在光阻材料开口区域中形成P+层125 (图24B)，并且通 过灰化移除留在P-层722和N+层124的上表面上的光阻材料。
[0208] 以与步骤S106实质上相同的方式执行步骤S807的处理（图24C)。
[0209] 在步骤S808,栅极电极形成单元838由控制单元801控制，并且形成栅极电极127 以使得栅极电极127从已经从绝缘膜形成单元236供应的器件的绝缘膜126之上围绕（覆 盖）以柱状形式形成的P-层123和N+层124的周长。此外，栅极电极形成单元838形成 栅极电极723以使得栅极电极723从器件的绝缘膜126之上覆盖以柱状形式形成的P+层 721 和 P-层 722(图 24D)。
[0210] 更具体地，栅极电极形成单元838从绝缘膜126之上形成诸如多晶硅之类的栅极 电极材料的薄膜，并且进行施加光阻材料、通过掩模和光刻技术形成光阻材料开口以及干 刻蚀，由此处理薄膜并且形成栅极电极127和栅极电极723。
[0211] 以与步骤S108实质上相同的方式执行步骤S809的处理（图25A)。
[0212] 在步骤S810,接触器形成单元840由控制单元801控制，并且形成接触器129以 使得接触器129从已经从层间绝缘膜形成单元238供应的器件的上表面，经过层间绝缘膜 128和绝缘膜126直至N+层124。此外，接触器形成单元840形成接触器724以使得接触 器724从该器件的上表面，经过层间绝缘膜128直至栅极电极723。
[0213] 在步骤S811，布线层形成单元841由控制单元801控制，并且例如在已经从接触器 形成单元840供应的器件的上表面上形成包括连接到FD/TG部分711的接触器129的布线 131和连接到TR部分712的接触器724的布线725的布线层130 (图25C)。在图中布线层 130的上侧中，可以进一步形成层间绝缘膜。
[0214] 当形成布线层时，制造单元802将如上制造的图像传感器700供应至外部，并且完 成制造过程。
[0215] 如上，制造装置800能够通过与制造过去的图像传感器的情形的处理的数量基本 相同数量的处理，容易地制造图像传感器700。
[0216] 顺便提及，只要不发生矛盾，可以任意改变上述处理的顺序。
[0217] 此外，虽然图19中仅图示一个TR部分712,但是实际上可以将TR部分712形成为 放大器（Amp)、选择器（Sel)和重置器（Rst)中至少之一。
[0218] 〈5.第五实施例〉
[0219] [成像装置]
[0220] 图26是图示本技术应用到的成像装置的主要配置的示例的框图。图26中图示的 成像装置900是捕获对象的图像并且将对象的图像输出为电信号的装置。
[0221] 如图26中图示，成像装置900具有镜头单元911、CMOS传感器912、A/D转换单元 913、操作单元914、控制单元915、图像处理单元916、显示单元917、编解码处理单元918和 记录单元919。
[0222] 镜头单元911调整对象的聚焦，收集来自聚焦后的位置的光，并且供应收集到的 光到CMOS传感器912。
[0223] CMOS传感器912对已经通过镜头单元911供应的来自对象的光执行光电转换，并 且供应电信号到A/D转换器913。
[0224] A/D转换器913将已经以预定定时供应的每个像素的电信号转换为数字图像信号 (也任意称为像素信号或者图像数据），并且以预定定时顺序供应数字图像信号到图像处 理单元916。
[0225] 操作单元914由拨号盘（jog-dial (商标））、按键、按钮、触摸面板等构成，接收用 户的操作输入，并且向控制单元915供应与操作输入对应的信号。
[0226] 控制单元915根据与从操作单元914输入的用户操作输入对应的信号，控制镜头 单元911、CMOS传感器912、A/D转换单元913、图像处理单元916、显示单元917、编解码处 理单元918和记录单元919的执行，由此使得每个单元进行关于成像的处理。
[0227] 图像处理单元916例如关于已经从A/D转换器913供应的图像信号，实践已经描 述的各种成像处理，诸如黑电平校正、彩色混合校正、缺陷校正、去马赛克处理、矩阵处理、 伽马校正和YC转换。图像处理单元916供应通过成像处理的图像信号到显示单元917和 编解码处理单兀918。
[0228] 显示单元917例如被构成为液晶显示器等，并且根据来自图像处理单元916的图 像信号显示对象的图像。
[0229] 编解码处理单元918关于来自图像处理单元916的图像信号，实践预定方案的编 码处理，并且供应作为编码处理的结果获得的图像数据到记录单元919。
[0230] 记录单元919记录来自编解码处理单元918的图像数据。在可能需要时，将记录 单元919中记录的图像数据读出到图像处理单元916,并且由此供应到在其上显示相应图 像的显示单元917。
[0231] 作为这种成像装置900的CMOS传感器12,通过应用如上所述的其中层叠 FD和TG 的沟道部分（P-层）以至少部分相互堆积的图像传感器（例如，图1的图像传感器100、图 8的图像传感器300、图15的图像传感器500或者图19的图像传感器700)，可以在成像装 置900中扩大电荷累积区域。于是，可以增大累积电荷量，并且可以抑制图像质量劣化。
[0232] 顺便提及，本技术应用到的图像传感器可以应用到具有成像功能的任意信息处理 装置，诸如数字照相机、摄像机、蜂窝电话、智能电话、平板型设备和个人计算机，而不限于 上述配置的成像装置。此外，本技术应用到的图像传感器也可以应用到被加载在其他信息 处理装置并且被使用（或者被加载为内装设备）的相机模块。
[0233] 上面描述一系列处理可以由硬件或者软件执行。当由软件执行上述一系列处理 时，通过网络或者记录介质安装组成软件的程序。
[0234] 该记录介质由与装置主体分离的可移动介质221构成（例如图2、图10、图15和 图22中图示），该可移动介质221具有记录在其中的程序，并且分发用于向用户传递程序。 可移动介质221包括磁盘（包括软盘）和光盘（包括CD-ROM和DVD)，并且还包括磁光盘 (包括迷你盘（MD))、半导体存储器等。此外，上述记录介质不只是可以由这种可移动盘221 构成，而是可以由具有记录在其中的程序（其每个预先并入装置主体并且传递到用户）的 存储单元213中包括的ROM、硬盘等构成。
[0235] 顺便提及，由计算机执行的程序可以是根据说明书中说明的顺序以时间顺序执行 的那些处理的程序，或者根据并行或者在诸如当执行读出的时间的必要定时执行的那些处 理的程序。
[0236] 此外，在本说明书中，描述记录介质中记录的程序的步骤不只是包括根据本文写 出的顺序以时间顺序进行的处理，而是包括没有必要以时间顺序但并行或者单独进行的处 理。
[0237] 此外，在本说明书中，系统指代由多个设备（装置）构成的装置的整体。
[0238] 此外，在前文中，说明为一个装置（或者处理单元）的配置可以被分离并且由多个 装置（或者处理单元）构成。相反，上面说明为多个装置（或者处理单元）的配置可以被 合并并且构成为一个装置（或者处理单元）。此外，除了上面说明那些配置之外的配置可以 被自然添加到每个装置的配置。另外，只要作为该系统的整体的配置和操作大体上相同，确 定的设备（或者处理单元）的配置的一部分就可以包括在另一装置（或者另一处理单元） 的配置中。即，本技术不限于上述实施例，而可以在不脱离本技术的范围的情况下可以对其 作出各种修改。
[0239] 此外，本技术也可以配置如下。
[0240] (1) 一种图像传感器，包括：
[0241] 组成像素的读出晶体管的沟道部分；以及
[0242] 浮置扩散区，
[0243] 其中，至少部分相互重叠地形成沟道部分和浮置扩散区。
[0244] (2)如（1)所述的图像传感器，其中，沟道部分和浮置扩散区部分或者整体地暴露 在组成像素的光电二极管之外。
[0245] (3)如（1)或（2)所述的图像传感器，其中，在组成像素的光电二级管的表面上以 柱状形式形成沟道部分和浮置扩散区。
[0246] (4)如（1)至（3)中任一项所述的图像传感器，其中，在组成单个像素的光电二极 管的区域内形成沟道部分和浮置扩散区。
[0247] (5)如（1)至（4)中任一项所述的图像传感器，其中，由多个像素共享沟道部分和 浮置扩散区。
[0248] (6)如⑴至（5)中任一项所述的图像传感器，其中，形成读出晶体管的栅极电极， 以部分或者整体地围绕沟道部分和浮置扩散区的侧表面。
[0249] (7)如⑴至（6)中任一项所述的图像传感器，还包括：
[0250] 第一芯片，在其中形成读出晶体管、浮置扩散区和组成像素的光电二极管；以及
[0251] 第二芯片，在其中形成组成像素的放大用晶体管、选择用晶体管和重置用晶体 管；
[0252] 其中，第一芯片和第二芯片相互重叠并且组合。
[0253] (8)如（7)所述的图像传感器，其中，组合第一芯片和第二芯片以使得第一芯片的 像素内的布线和第二芯片的布线关于每个像素或者每多个像素的对应电路连接。
[0254] (9)如（7)所述的图像传感器，其中，在其中形成包括像素的输出部分或者输入部 分的晶体管的逻辑电路的第三芯片进一步与已与第一芯片组合的第二芯片重叠并且组合。
[0255] (10)如（1)至（9)中任一项所述的图像传感器，其中，在P+层上堆积地形成组成 像素的放大用晶体管、选择用晶体管和重置用晶体管中的至少一个的沟道部分的P-层。
[0256] (11) 一种制造图像传感器的制造装置，该制造装置包括：
[0257] 沟道形成单元，形成组成图像传感器的像素的读出晶体管的沟道部分；以及
[0258] 浮置扩散区形成部分，形成浮置扩散区以使得至少部分地相互重叠浮置扩散区和 由沟道形成单元形成的沟道部分。
[0259] (12)如（11)所述的制造装置，还包括
[0260] 光电二极管形成单元，形成光电二极管，
[0261] 其中，沟道形成单元在由光电二极管形成单元形成的光电二极管的表面上形成沟 道部分，并且
[0262] 其中，浮置扩散区形成单元形成浮置扩散区以使得浮置扩散区重叠至在光电二极 管的表面上形成的沟道部分。
[0263] (13)如（12)所述的制造装置，
[0264] 其中，浮置扩散区形成单元在由光电二极管形成单元形成的光电二极管的表面之 上形成浮置扩散区，以及
[0265] 其中，沟道形成单元在光电二极管之内形成沟道部分以使得沟道部分重叠至由浮 置扩散区形成单元形成的浮置扩散区。
[0266] (14)如（11)至（13)中任一项所述的制造装置，还包括
[0267] 晶体管形成单元，形成组成像素的放大用晶体管、选择用晶体管和重置用晶体管 中的至少之一以使得每个沟道部分的P-层堆积在P+层上。
[0268] (15)如（11)至（14)中任一项所述的制造装置，还包括：
[0269] 制造单元，制造在其中形成组成像素的放大用晶体管、选择用晶体管和重置用晶 体管的第二芯片，作为与在其中形成读出晶体管和浮置扩散区的第一芯片不同的芯片；以 及
[0270] 组合单元，在第一芯片上重叠并且组合由制造单元制造的第二芯片。
[0271] (16)如（15)所述的制造装置，其中，组合单元通过关于每个像素和每多个像素的 对应电路连接第一芯片的像素内的布线和第二芯片的布线，组合第一芯片和第二芯片。
[0272] (17)如（15)或（16)所述的制造装置，还包括：
[0273] 第三芯片制造单元，制造在其中形成包括像素的输入部分或者输出部分的晶体管 的逻辑电路的第三芯片；以及
[0274] 第三芯片组合单元，组合由第三芯片制造单元制造的第三芯片与由组合单元与第 一芯片组合的第二芯片。
[0275] (18) -种制造图像传感器的制造方法，该制造方法包括：
[0276] 由沟道形成单元形成组成图像传感器的像素的读出晶体管的沟道部分；以及
[0277] 由浮置扩散区形成单元形成浮置扩散区以使得至少部分地相互重叠浮置扩散区 和形成的沟道部分。
[0278] (19) 一种成像装置，包括：
[0279] 图像传感器，被形成以使得至少部分地相互重叠组成像素的读出晶体管的沟道部 分和浮置扩散区；以及
[0280] 图像处理单元，对图像传感器中获得的对象的图像执行图像处理。
[0281] (20)如（19)所述的成像装置，其中，在组成像素的光电二极管的表面上以柱状的 形式形成图像传感器的浮置扩散区和沟道部分。
[0282] 引用标记清单
[0283] 100图像传感器、111光电二极管、112像素隔离区域、121N区域、122P+区域、 123P-区域、124N+层、125P+层、126绝缘层、127栅极电极、128层间绝缘膜、129接触器、 130布线层、131布线、200制造装置、201控制单元、202制造单元、231PD形成单元、232像 素隔离区域形成单元、233P-层形成单元、234N+层形成单元、235P+层形成单元、236绝缘膜 形成单元、237栅极电极形成单元、238层间绝缘膜形成单元、239接触器形成单元、240布线 层形成单元、300图像传感器、301CIS、302逻辑1、303逻辑2、400制造装置、401控制单元、 402、制造单元、431 CIS制造单元、432逻辑1制造单元、433逻辑1组合单元、434逻辑2制 造单元、435逻辑2组合单元、436滤波器组合单元、437聚光透镜形成单元、500、图像传感 器、523N+层、524P+层、525P-层、600制造装置、601控制单元、602制造单元、633N+层形成 单元、634P+层形成单元、635P-层形成单元、700图像传感器、711FD/TG部分、712TR部分、 721P+层、722P-层、723栅极电极、724接触器、725布线、741选择器、742放大器、743重置、 744GND、800制造装置、801控制单元、802制造单元、833P-层形成单元、834N+层形成单元、 835晶体管形成单元、836P+层形成单元、838栅极电极形成单元、840接触器形成单元、841 布线层形成单元、900成像装置、912 CMOS传感器
【权利要求】
1. 一种图像传感器，包括： 组成像素的读出晶体管的沟道部分；以及 浮置扩散区， 其中，至少部分相互重叠地形成沟道部分和浮置扩散区。
2. 如权利要求1所述的图像传感器，其中，沟道部分和浮置扩散区部分或者整体地暴 露在组成像素的光电二极管之外。
3. 如权利要求1所述的图像传感器，其中，在组成像素的光电二级管的表面上以柱状 形式形成沟道部分和浮置扩散区。
4. 如权利要求1所述的图像传感器，其中，在组成单个像素的光电二极管的区域内形 成沟道部分和浮置扩散区。
5. 如权利要求1所述的图像传感器，其中，由多个像素共享沟道部分和浮置扩散区。
6. 如权利要求1所述的图像传感器，其中，形成读出晶体管的栅极电极，以部分或者整 体地围绕沟道部分和浮置扩散区的侧表面。
7. 如权利要求1所述的图像传感器，还包括： 第一芯片，在其中形成读出晶体管、浮置扩散区和组成像素的光电二极管；以及 第二芯片，在其中形成组成像素的放大用晶体管、选择用晶体管和重置用晶体管， 其中，第一芯片和第二芯片相互重叠并且组合。
8. 如权利要求7所述的图像传感器，其中，组合第一芯片和第二芯片以使得第一芯片 的像素内的布线和第二芯片的布线关于每个像素或者每多个像素的对应电路连接。
9. 如权利要求7所述的图像传感器，其中，在其中形成包括像素的输出部分或者输入 部分的晶体管的逻辑电路的第三芯片进一步与已与第一芯片组合的第二芯片重叠并且组 合。
10. 如权利要求1所述的图像传感器，其中，在P+层上堆积地形成组成像素的放大用晶 体管、选择用晶体管和重置用晶体管中的至少一个的沟道部分的P-层。
11. 一种制造图像传感器的制造装置，该制造装置包括： 沟道形成单元，形成组成图像传感器的像素的读出晶体管的沟道部分；以及 浮置扩散区形成部分，形成浮置扩散区以使得至少部分地相互重叠浮置扩散区和由沟 道形成单元形成的沟道部分。
12. 如权利要求11所述的制造装置，还包括 光电二极管形成单元，形成光电二极管， 其中，沟道形成单元在由光电二极管形成单元形成的光电二极管的表面上形成沟道部 分，并且 其中，浮置扩散区形成单元形成浮置扩散区以使得浮置扩散区重叠至在光电二极管的 表面上形成的沟道部分。
13. 如权利要求12所述的制造装置， 其中，浮置扩散区形成单元在由光电二极管形成单元形成的光电二极管的表面之上形 成浮置扩散区，以及 其中，沟道形成单元在光电二极管之内形成沟道部分以使得沟道部分重叠至由浮置扩 散区形成单元形成的浮置扩散区。
14. 如权利要求11所述的制造装置，还包括 晶体管形成单元，形成组成像素的放大用晶体管、选择用晶体管和重置用晶体管中的 至少之一以使得每个沟道部分的P-层堆积在P+层上。
15. 如权利要求11所述的制造装置，还包括： 制造单元，制造在其中形成组成像素的放大用晶体管、选择用晶体管和重置用晶体管 的第二芯片，作为与在其中形成读出晶体管和浮置扩散区的第一芯片不同的芯片；以及 组合单元，在第一芯片上重叠并且组合由制造单元制造的第二芯片。
16. 如权利要求15所述的制造装置，其中，组合单元通过关于每个像素和每多个像素 的对应电路连接第一芯片的像素内的布线和第二芯片的布线，组合第一芯片和第二芯片。
17. 如权利要求15所述的制造装置，还包括： 第三芯片制造单元，制造在其中形成包括像素的输入部分或者输出部分的晶体管的逻 辑电路的第三芯片；以及 第三芯片组合单元，组合由第三芯片制造单元制造的第三芯片与由组合单元与第一芯 片组合的第二芯片。
18. -种制造图像传感器的制造方法，该制造方法包括： 由沟道形成单元形成组成图像传感器的像素的读出晶体管的沟道部分；以及 由浮置扩散区形成单元形成浮置扩散区以使得至少部分地相互重叠浮置扩散区和形 成的沟道部分。
19. 一种成像装置，包括： 图像传感器，被形成以使得至少部分地相互重叠组成像素的读出晶体管的沟道部分和 浮置扩散区；以及 图像处理单元，对图像传感器中获得的对象的图像执行图像处理。
20. 如权利要求19所述的成像装置，其中，在组成像素的光电二极管的表面上以柱状 的形式形成图像传感器的浮置扩散区和沟道部分。
【文档编号】H01L27/00GK104094406SQ201380007928
【公开日】2014年10月8日 申请日期:2013年2月1日 优先权日:2012年2月10日
【发明者】北野良昭 申请人:索尼公司