大电流半导体器件的封装工艺的制作方法
【专利摘要】本发明涉及一种大电流半导体器件的封装工艺，包括以下步骤：S01：设计一承载框架和一与所述承载框架对应的接触导电框架；S02：在所述承载框架上先点锡膏，再上芯片，以利于将芯片黏贴于所述承载框架上；S03：在芯片的铝垫上点锡膏，再将所述接触导电框架对位后压平；S04：进行高温回流焊；S05：进行塑封。本发明是利用预先设计好的一对上下对位的铜框架，没有超声波和挤压的力道施加于芯片，因此不会伤到芯片里层的电路，不会有可靠性的问题，同时互连是用铜框架上的铜片，其宽度可依电流的大小设计，可耐大电流，工艺技术也不需昂贵的机台设备，既可靠又经济。
【专利说明】大电流半导体器件的封装工艺
【技术领域】
[0001]本发明涉及一种大电流半导体器件的封装工艺。
【背景技术】
[0002]现今大电流的半导体封装互连还是利用打线机将铝线或铝带以超声波打线方式将芯片的接触铝垫与铜框架的引脚压黏形成导电通路，此法提供的导电电流需视铝线的直径大小或是铝带的宽窄来决定，但因铝线/带的打线工艺技术有其最大线径与线宽的限制，有些产品需要并排的打上2~10条的铝线/带才能达到数十安培的大电流需求，在打线工艺上需要用到价格昂贵的超声波打线/带机，打线成本高，同时芯片本体也容易因芯片打点多而造成芯片内部电路的挤压破坏而产生产品的最终可靠性问题。原工艺流程:框架点导电胶?上芯片?烘烤?超声波焊铝线/带?塑封。
【发明内容】
[0003]有鉴于此，本发明的目的是提供一种大电流半导体器件的封装工艺。
[0004]本发明采用以下方案实现:一种大电流半导体器件的封装工艺，其特征在于，包括以下步骤:
501:设计一承载框架和一与所述承载框架对应的接触导电框架；
502:在所述承载框架上先点锡膏，再上芯片，以利于将芯片黏贴于所述承载框架上；
503:在芯片的铝垫上点锡膏，再将所述接触导电框架对位后压平； 504:将所述步骤S03中对位后的承载框架和接触导电框架进行高温回流焊；
505:将所述步骤S04中过高温回流焊的承载框架和接触导电框架进行塑封。
[0005]在本发明一实施例中，所述承载框架包括一用于承载芯片的承载位。
[0006]在本发明一实施例中，所述承载框架还包括一个或多个有利于大电流通过的引脚。
[0007]在本发明一实施例中，所述引脚个数为2个。
[0008]在本发明一实施例中，所述接触导电框架包括一用于与芯片的铝垫接触的触片。
[0009]在本发明一实施例中，所述接触导电框架还包括一个或多个有利于大电流通过的引脚。
[0010]在本发明一实施例中，所述引脚个数为2个。
[0011]本发明是利用预先设计好的一对上下对位的铜框架，互连是利用锡膏，没有超声波和挤压的力道施加于芯片，因此不会伤到芯片里层的电路，不会有可靠性的问题，同时互连是用铜框架上的铜片，其宽度可依电流的大小设计，可耐大电流，工艺技术也不需昂贵的机台设备，既可靠又经济。
[0012]为使本发明的目的、技术方案及优点更加清楚明白，以下将通过具体实施例和相关附图，对本发明作进一步 详细说明。【专利附图】
【附图说明】
[0013]图1是本发明的工艺流程图。
[0014]图2是本发明的结构示意图。
【具体实施方式】
[0015]如图1所示，本发明提供一种大电流半导体器件的封装工艺，包括以下步骤:
501:设计一承载框架和一与所述承载框架对应的接触导电框架；
502:在所述承载框架上先点锡膏，再上芯片，以利于将芯片黏贴于所述承载框架上；
503:在芯片的铝垫上点锡膏，再将所述接触导电框架对位后压平；
504:将所述步骤S03中对位后的承载框架和接触导电框架进行高温回流焊；
505:将所述步骤S04中过高温回流焊的承载框架和接触导电框架进行塑封，得到大电流半导体器件封装结构。后工序与现有技术中的工序一样。
[0016]优选的，所述承载框架包括一用于承载芯片的承载位；所述承载框架还包括一个或多个(优选为两个)有利于大电流通过的引脚；所述接触导电框架包括一用于与芯片的铝垫接触的触片；所述接触导电框架还包括一个或多个(优选为两个)有利于大电流通过的引脚。如图2所示，所述大电流半导体器件包括一封装外壳(图中未示出)，所述封装外壳内设有承载片1，所述承载片I包括承载位11和承载引脚12，所述承载位11通过下层锡膏4与芯片3紧密接触，所述芯片3的铝垫通过上层锡膏5与接触导电片2紧密接触，所述接触导电片2包括用于与所述芯片的铝垫接触的触片21和接触导电引脚22。
[0017]上列较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种大电流半导体器件的封装工艺，其特征在于，包括以下步骤: 501:设计一承载框架和一与所述承载框架对应的接触导电框架；502:在所述承载框架上先点锡膏，再上芯片，以利于将芯片黏贴于所述承载框架上； 503:在芯片的铝垫上点锡膏，再将所述接触导电框架对位后压平； 504:将所述步骤S03中对位后的承载框架和接触导电框架进行高温回流焊； 505:将所述步骤S04中过高温回流焊的承载框架和接触导电框架进行塑封。
2.根据权利要求1所述的大电流半导体器件的封装工艺，其特征在于:所述承载框架包括一用于承载芯片的承载位。
3.根据权利要求2所述的大电流半导体器件的封装工艺，其特征在于:所述承载框架还包括一个或多个有利于大电流通过的引脚。
4.根据权利要求3所述的大电流半导体器件的封装工艺，其特征在于:所述引脚个数为2个。
5.根据权利要求1所述的大电流半导体器件的封装工艺，其特征在于:所述接触导电框架包括一用于与芯片的铝垫接触的触片。
6.根据权利要求5所述的大电流半导体器件的封装工艺，其特征在于:所述接触导电框架还包括一个或多个有利于大电流通过的引脚。
7.根据权利要求6所述的大电流半导体器件的封装工艺，其特征在于:所述引脚个数为2个。
【文档编号】H01L21/50GK103887188SQ201410119228
【公开日】2014年6月25日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】江炳煌 申请人:福建福顺半导体制造有限公司