Tft阵列基板、显示面板及其制作方法
【专利摘要】本发明公开一种薄膜晶体管（Thin?Film?Transistor，TFT）阵列基板。TFT阵列基板包括栅极金属层、栅极绝缘层、半导体层、源/漏极金属层、平坦层、第一保护层、第一电极层、第二保护层、第二电极层，其中，第一电极层为像素电极，第二电极层为公共电极，平坦层上设置有导通孔，像素电极通过导通孔与漏极金属层接触。本发明还提供一种显示面板及其制作方法。本发明的制作方法为以平坦层为光阻遮罩对第一保护层进行蚀刻形成贯通第一保护层及所述平坦层的导通孔以使像素电极通过导通孔与漏极金属层接触，降低导通孔所占面积，从而能满足高开口率的要求，并且导通孔仅在一道光罩制程中形成，降低了制造成本和工艺的复杂度。
【专利说明】TFT阵列基板、显示面板及其制作方法
【技术领域】
[0001]本发明涉及显示【技术领域】，特别涉及一种薄膜晶体管阵列基板。
【背景技术】
[0002]随着科技的发展，轻薄、省电的信息产品已经充斥着我们的生活，而显示器则在其间扮演了相当重要的角色，无论是手机、个人数字助理或是笔记型计算机等，均需要显示装置作为人机沟通的平台。
[0003]薄膜晶体管(Thin Film Transistor, TFT)液晶显示器因其高集成度、省电、低成本、工艺灵活等优点被广泛应用于显示领域，而TFT阵列基板工艺是TFT显示器制造工艺的关键。
[0004]图1a-1h为传统的TFT阵列基板的制作方法的各步骤的剖面示意图。图1i为传统的TFT阵列基板部分平面示意图。请同时参阅图la-li，TFT阵列基板为边缘场切换型(Fringe Field Switching，FFS)阵列基板。TFT阵列基板的制作方法包括:利用第一道光罩制程在玻璃基板100’上形成栅极金属层101’，然后在栅极金属层101’上形成栅极绝缘层102’，利用第二道光罩制程在栅极绝缘层102’上形成半导体层103’，利用第三道光罩制程在半导体层103’上形成包括源极金属层1041’及漏极金属层1042’的源/漏极金属层104’，然后在源/漏极金属层104’上形成第一保护层105’，为了增加TFT阵列基板上膜层的表面平坦度以及降低驱动电路的驱动难度，在第一保护层105’还形成平坦层106’，SP利用第四道光罩制程在第一保护层105’上形成图案化的平坦层106’，该图案化的平坦层106’上还包括一大开口 1061’，大开口 1061’的直径为15-25微米,利用第五道光罩制程在平坦层106’上形成公共电极层107’，利用第六道光罩制程在公共电极层107’上形成第二保护层108’，即在第六道光罩制程里以开口小于图案化的平坦层106’上的大开口 1061’的光阻遮罩形成贯通第二保护层108’和第一保护层105’的小开口 1081’，小开口 1081’的直径为3-10微米，平坦层106’上的大开口 1061’和第一保护层105’和第二保护层108’上的小开口 1081’组成一导通孔110’，使像素电极层109’由导通孔110’与源/漏极金属层104’中的漏极金属层1042’导通，最后利用第七道光罩制程在第二保护层108’上形成一像素电极层109’。一道光罩制程包括镀膜、光阻涂布、曝光、显影、蚀刻及光阻去除六个工序。
[0005]在现有技术中，导通孔110’包括两个部分，其中一个部分为平坦层106’上的大开口 1061’，另一部分为第一保护层105’和第二保护层108’上的小开口 1081’，两部分分别在两道光罩制程中形成，为了使像素电极层109’能够稳定的通过导通孔110’与漏极金属层1042’电性连接，导通孔110’的其中一部分即平坦层106’上的大开口 1061’的直径比导通孔110’的另一部分即在第一保护层和第二保护层上形成的小开口 1081’的直径大，大开口 1061’的直径为15-25微米，小开口 1081’的直径为3_10微米。因为是在两道光罩制程中形成导通孔110’，即第一保护层105’和第二保护层108’上的小开口 1081’是在平坦层106’上的大开口 1061’形成之后再次通过一道光罩制程形成，要为了避免可能会因制程的不稳定性而造成的第一保护层105’和第二保护层108’上的小开口 1081’的尺寸不能达到所要求的直径为3-10微米的尺寸，因此形成在平坦层106’上的大开口 1061’的尺寸要相对于所要求的尺寸要大，即平坦层106’上的开口的尺寸要达到直径为15-25微米。参见图1i中的AB区域，传统的TFT阵列基板需要占用很大面积设置导通孔110’，因此不能满足高开口率的要求，并且导通孔110’需要在两道光罩制程中形成，增加了制造成本和工艺的
复杂度。
[0006]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
【发明内容】
[0007]本发明要解决的主要技术问题是提供一种能提高开口率的薄膜晶体管(ThinFilm Transistor, TFT)阵列基板，所述TFT阵列基板包括依次设置于基板上的栅极金属层、栅极绝缘层、半导体层、包括源极金属层和漏极金属层的源/漏极金属层、平坦层、第一电极层、第二保护层、第二电极层，其特征在于，所述第一电极层为像素电极，所述第二电极层为公共电极，所述平坦层上设置有导通孔，所述像素电极通过所述导通孔与所述漏极金属层接触。
[0008]优选地，所述TFT阵列基板还包括第一保护层，所述TFT阵列基板利用所述平坦层为光阻遮罩对第一保护层进行蚀刻，以形成图案化的第一保护层，从而形成贯通所述第一保护层及所述平坦层的导通孔。所述导通孔在第一保护层部分的直径和在所述平坦层部分的直径相等。
[0009]在本发明的一个实施例中，所述导通孔处于所述TFT阵列基板的所述漏极金属层的上方。
[0010]在本发明的一个实施例中，所述导通孔处于所述TFT阵列基板的所述半导体层及所述漏极金属层的上方。
[0011]在本发明的一个实施例中，所述半导体层为非晶硅。
[0012]在本发明的一个实施例中，所述半导体层为铟镓锌氧化物。
[0013]优选地，所述半导体层为铟镓锌氧化物时，所述TFT阵列基板还包括设置于所述半导体层之上的蚀刻阻止层。
[0014]本发明提供一种显示面板，所述显示面板含有TFT阵列基板，所述TFT阵列基板包括依次设置于基板上的栅极金属层、栅极绝缘层、半导体层、包括源极金属层和漏极金属层的源/漏极金属层、平坦层、第一电极层、第二保护层、第二电极层，其特征在于，所述第一电极层为像素电极，所述第二电极层为公共电极，所述平坦层上设置有导通孔，所述像素电极通过所述导通孔与所述漏极金属层接触。
[0015]本发明还提供一种显示面板的制作方法，所述显示面板包括显示区域与非显示区域，所述显示面板的制作方法包括:在基板上依次形成栅极金属层、栅极绝缘层、半导体层、包括源极金属层和漏极金属层的源/漏极金属层、平坦层、第一电极层、保护层、第二电极层，其特征在于，所述第一电极层为像素电极，所述第二电极层为公共电极，所述显示面板的制作方法还包括在平坦层上设置导通孔，以使所述像素电极通过所述导通孔与所述漏极金属层接触。
[0016]优选地，所述显示面板的制作方法还包括:在所述源漏极金属层上形成第一保护层，且利用所述平坦层为光阻遮罩对第一保护层进行蚀刻，以形成图案化的第一保护层，从而形成贯通所述平坦层和所述第一保护层的导通孔。
[0017]优选地，所述的显示面板的制作方法中形成于所述非显示区域的第一保护层的厚度超过形成于所述显示区域第一保护层的厚度。
[0018]优选地，所述显示面板的制作方法还包括，在第一保护层镀膜后，利用金属掩膜遮挡显示区域，再在非显示区域再镀一层第一保护层膜的步骤。
[0019]优选地，所述显示面板的制作方法还包括，在平坦层镀膜后利用金属掩膜遮挡非显示区域。
[0020]本发明的TFT阵列基板、显示面板及其制作方法在平坦层上设置导通孔，并在形成平坦层后直接形成像素电极，以使像素电极通过导通孔与漏极金属层接触，降低导通孔所占面积，从而能满足高开口率的要求，并且导通孔仅在一道光罩制程中形成，降低了制造成本和工艺的复杂度。
[0021]通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
【专利附图】
【附图说明】
[0022]下面将结合附图，对本发明的【具体实施方式】进行详细的说明。
[0023]图1a-1h为传统的TFT阵列基板的制作方法的各步骤的剖面示意图。
[0024]图1i为传统的TFT阵列基板部分平面示意图。
[0025]图2a为本发明第一实施例的TFT阵列基板的部分剖面示意图。
[0026]图2b为本发明第一实施例的TFT阵列基板的部分平面示意图。
[0027]图3为本发明第一实施例的TFT阵列基板的制作方法的流程示意图。
[0028]图4为本发明第二实施例的TFT阵列基板的部分剖面示意图。
[0029]图5为本发明第二实施例的TFT阵列基板的制作方法的流程示意图。
[0030]图6为传统的TFT阵列基板的效果示意图。
[0031]图7为本发明第一实施例及第二实施例的TFT阵列基板效果示意图。
[0032]图8为本发明第三实施例的TFT阵列基板的部分剖面示意图。
[0033]图9为本发明第四实施例的TFT阵列基板的部分剖面示意图。
[0034]图1Oa为本发明第五实施例的TFT阵列基板的部分剖面示意图。
[0035]图1Ob为本发明第五实施例的TFT阵列基板的部分平面示意图。
[0036]图11为本发明第五实施例的TFT阵列基板的制作方法的流程示意图。
[0037]图12为本发明第六实施例的TFT阵列基板的部分剖面示意图。
[0038]图13为本发明第六实施例的TFT阵列基板的制作方法的流程示意图。
【具体实施方式】
[0039]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0040]需要说明的是，为了图示的清楚起见，本发明的附图仅显示了与本发明的创作点相关的结构特征，而对于其它的结构特征则进行了省略。
[0041]第一实施例
[0042]图2a为本发明第一实施例的TFT阵列基板的部分剖面示意图。图2b为本发明第一实施例的TFT阵列基板的部分平面示意图。请同时参阅图2a及图2b，TFT阵列基板包括依次设置于基板100上的栅极金属层101、栅极绝缘层102、半导体层103、源/漏极金属层104、第一保护层105、平坦层106、像素电极107、第二保护层108、公共电极109。其中，源/漏极金属层104包括源极金属层1041及漏极金属层1042,源极金属层1041与漏极金属层1042彼此分隔位于同一层，并设置于栅极金属层101和半导体层103的上面与半导体层103接触，以使部分的半导体层103从源极金属层1041与漏极金属层1042之间露出。
[0043]具体的，栅极金属层101形成于基板100上。栅极绝缘层102形成于基板上并覆盖于栅极金属层101上。半导体层103形成于栅极绝缘层102上。源/漏极金属层104形成于半导体层103上。在源/漏极金属层104上形成第一保护层105，第一保护层105上形成平坦层106上，第一保护层105上有利用图案化的平坦层106为光阻遮罩层对第一保护层105进行蚀刻，以在平坦层对应的开口处形成的导通孔110，以降低导通孔110所占面积，从而能满足高开口率的要求，并且导通孔110仅在一道光罩制程中形成，降低了制造成本和工艺的复杂度。导通孔110在第一保护层105部分的直径和在平坦层106部分的直径相等，为3-10微米。像素电极107形成于平坦层106上，且像素电极107经由导通孔110与源/漏极金属层104中的漏极金属层1042导通，第二保护层108形成于像素电极107上，公共电极形成于第二保护层108上。
[0044]在本发明的第一实施方式中，基板100为玻璃基板。
[0045]在本发明的第一实施方式中，像素电极107及公共电极109均为氧化铟锡(ΙΤ0)。
[0046]在本发明第一实施方式中，半导体层103为非晶娃(a-si)。在其它实施方式中，半导体层103也可以由其它半导体材料构成。
[0047]图3为本发明第一实施例的TFT阵列基板的制作方法的流程示意图。如图3所示，TFT阵列基板的制作方法包括如下步骤:
[0048]步骤S1:在基板100上，利用第一道光罩制程形成栅极金属层101，然后在基板100上形成栅极绝缘层102并覆盖于栅极金属层101上。
[0049]具体地，在透明基板100上，利用镀膜工序形成第一金属层，然后在第一金属层上涂布第一光阻层，并以第一道光罩图案对第一金属层上的第一光阻层进行曝光显影，形成第一光阻层图案，然后以形成的第一光阻层图案为遮罩对第一金属层进行蚀刻以形成栅极金属层101，最后去除涂布的第一光阻层。然后，再利用镀膜工序形成一栅极绝缘层102并覆盖于栅极金属层101上。
[0050]步骤S2:利用第二道光罩制程在栅极绝缘层102上形成半导体层103。
[0051]具体地，利用镀膜工序在栅极绝缘层102上形成一层半导体材料，然后在半导体材料上涂布第二光阻层，并以第二道光罩图案对半导体材料上的第二光阻层进行曝光显影，形成第二光阻层图案，然后以形成的第二光阻层图案为遮罩对半导体材料进行蚀刻以形成图案化的半导体层103，最后去除涂布的第二光阻层。
[0052]在本发明第一实施方式中，半导体层103为非晶硅(a-si)材料。
[0053]步骤S3:利用第三道光罩制程在半导体层103上形成源/漏极金属层104。[0054]具体地，利用镀膜工序在半导体层103上形成第二金属层，然后在第二金属层上涂布第三光阻层，并以第三道光罩图案对第二金属层上的第三光阻层进行曝光显影，形成第三光阻层图案，然后以形成的第三光阻层图案为遮罩对第二金属层进行蚀刻以形成半导体层103，最后去除涂布的第三光阻层。
[0055]在本发明的实施方式中，源/漏极金属层104包括源极金属层1041及漏极金属层1042，源极金属层1041与漏极金属层1042彼此分隔位于同一层，并设置于栅极金属层101和半导体层103的上面，且与部分半导体层103接触，以使部分的半导体层从源极金属层1041与漏极金属层1042之间露出。
[0056]步骤S4:在源/漏极金属层104上层叠形成第一保护层105，然后利用第四道光罩制程在第一保护层105上形成平坦层106，再利用图案化的平坦层106作为光阻遮罩层对第一保护层105进行蚀刻，以在平坦层106相应开口处形成贯通第一保护层和平坦层的导通孔 110。
[0057]实际上，TFT阵列基板包含有显示区域和围绕显示区域的非显示区域两部分，在TFT阵列基板的制作过程中，其显示区域和非显示区域是同时制作的。
[0058]步骤S4具体过程是，先在源/漏极金属层104上利用镀膜工序形成第一保护层105，然后利用一金属掩膜(shadow mask)遮挡显示区域，并在非显示区域再镀一层第一保护层膜，以使形成于非显示区域的第一保护层105的厚度比形成于显示区域的第一保护层105的厚度更厚。接下来在第一保护层105上利用镀膜工序形成一层平坦层106，并利用第四道光罩图案对平坦层106进行曝光显影以实现其图案化，然后以图案化的平坦层106为遮罩对第一保护层105进行蚀刻，以形成贯通第一保护层105与平坦层106的导通孔110，以降低导通孔110所占面积，从而能满足高开口率的要求，并且导通孔110仅在一道光罩制程中形成，降低了制造成本和工艺的复杂度。
[0059]其中，导通孔110在第一保护层105部分的直径和在平坦层106部分的直径相等，为3-10微米。
[0060]步骤S4的另一实施方式是，先在源/漏极金属层104上利用镀膜工序形成第一保护层105，然后在第一保护层105上利用镀膜工序形成一层平坦层106，并利用第四道光罩图案对平坦层106进行曝光显影以实现其图案化，从而在平坦层上形成导通孔，此时利用一金属掩膜(shadow mask)遮挡非显示区域,然后以图案化的平坦层106为遮罩继续对显示区域内的第一保护层105进行蚀刻，以在平坦层的对应开口处形成贯通第一保护层105与平坦层106的导通孔110，并且导通孔110在第一保护层105部分的直径和在平坦层106部分的直径相等，为3-10微米。
[0061 ] 步骤S5:利用第五道光罩制程在平坦层106上形成像素电极107，像素电极107经由导通孔与漏极金属层1042导通。
[0062]具体地，利用镀膜工序在平坦层106上形成第一透明导电材料层，然后在第一透明导电材料层上涂布第四光阻层，并以第五道光罩图案对第一透明导电材料层上的第四光阻层进行曝光显影，形成第四光阻层图案，然后以形成的第四光阻层图案为遮罩对第一透明导电材料层进行蚀刻以形成像素电极107，最后去除涂布的第四光阻层。
[0063]步骤S6:利用第六道光罩制程在像素电极107上形成第二保护层108。
[0064]具体地，利用镀膜工序在像素电极107上形成第二保护层108，然后在第二保护层108上涂布第五光阻层，并以第六道光罩图案对第二保护层108上的第五光阻层进行曝光显影，形成第五光阻层图案，然后以形成的第五光阻层图案为遮罩对第二保护层108进行蚀刻以实现图案化的第二保护层108，最后去除涂布的第五光阻层。
[0065]步骤S7:利用第七道光罩制程在第二保护层108上形成公共电极109。
[0066]具体地，利用镀膜工序在第二保护层108上形成第二透明导电材料层，然后在第二透明导电材料层上涂布第六光阻层，并以第七道光罩图案对第二透明导电材料层上的第六光阻层进行曝光显影，形成第六光阻层图案，然后以形成的第六光阻层图案为遮罩对第二透明导电材料层进行蚀刻以形成公共电极109，最后去除涂布的第六光阻层。
[0067]第二实施例
[0068]图4为本发明第二实施例的TFT阵列基板的部分剖面示意图。如图4所示的TFT阵列基板与图2a所示的TFT阵列基板的区别之处在于，半导体层103为铟镓锌氧化物(IGZO), TFT阵列基板还包括设置于半导体层103之上的蚀刻阻止层203。相对于非晶硅(a-si), IGZO具有迁移率高、均匀性好的特性，因而可更好的实现大尺寸高解析度面板。此夕卜，IGZO还具有漏电流低的特性，因此，IGZO作为半导体层103，还可以降低功耗。同时，由于IGZO对水、氧比较敏感，因此采用IGZO作为半导体层103，其可能容易被污染而发生分子结构变化而成为导体或者绝缘体材料，因此，需要在半导体层103上设置蚀刻阻止层203以保护半导体层103。
[0069]图5为本发明第二实施例的TFT阵列基板的制作方法的流程示意图。如图5所示的TFT阵列基板的制作方法的流程示意图与图3所示的TFT阵列基板的制作方法的流程示意图的区别之处在于，半导体层103为IGZ0，在步骤S2为利用第二道光罩制程在栅极绝缘层102上形成半导体层103之后，还包括步骤S2’:利用一光罩制程在半导体层103之上形成蚀刻阻止层203。
[0070]请同时参阅图6及图7。图6为传统的TFT阵列基板的效果示意图。图7为本发明第一实施例及第二实施例的TFT阵列基板效果示意图。由于传统的TFT阵列基板中，导通孔在两道光罩制程中形成，包括平坦层上的大开口和第一保护层和第二保护层上的小开口两部分，第一保护层和第二保护层上的小开口是在平坦层上的大开口形成之后再次通过一道光罩制程形成，为了避免可能会因制程的不稳定性而造成的第一保护层和第二保护层上的小开口的尺寸不能达到所要求的直径为3-10微米的尺寸，因此形成在平坦层上的大开口的尺寸要相对于所要求的尺寸要大，即平坦层上的大开口的尺寸要达到直径为15-25微米，因此需要占用很大面积设置导通孔，因此其开口率低。而本发明第一实施例及第二实施例的TFT阵列基板在尺寸不变的情况下，公共电极设置于像素电极之上，利用一道光罩制程形成图案化的平坦层，再配合金属掩模(shadow mask)的使用，以图案化的平坦层为遮罩形成一贯通第一保护层和平坦层的导通孔，使像素电极经由导通孔与漏极金属层导通，导通孔在第一保护层部分的直径和在平坦层部分的直径相等，为3-10微米，因本发明是在一道光罩制程内形成贯通第一保护层和平坦层的导通孔，因此，平坦层上的对应开口并不需要设置的比第一保护层上的开口大，因此，仅需要占用很小的面积设置导通孔，从而可大幅提升开口率，提升比率约为40%。因此，参见图2b中的BB区域，导通孔只需占用很小的面积，从而可大幅提升开口率，并且导通孔仅在一道光罩制程中形成，降低了制造成本和工艺的复杂度。[0071]第三实施例
[0072]图8为本发明第三实施例的TFT阵列基板的部分剖面示意图。本发明如图8所示的TFT阵列基板与图2a所示的TFT阵列基板结构基本相同，不同之处在于:利用图案化的平坦层106为光阻遮罩对第一保护层105进行蚀刻形成的导通孔110位于栅极金属层101和漏极金属层1042的上方，因此与第一，二实施例相比，本实施例的导通孔110无需在TFT阵列基板的透光区域形成，以使将像素电极107与漏极金属1042接触，因此此实施例进一步提闻了开口率。
[0073]第四实施例
[0074]图9为本发明第四实施例的TFT阵列基板的部分剖面示意图。图9所示的TFT阵列基板与图8所示的TFT阵列基板的不同之处在于:半导体层103为铟镓锌氧化物(IGZ0)，TFT阵列基板还包括设置于半导体层103之上的蚀刻阻止层203。
[0075]第五实施例
[0076]图1Oa为本发明第五实施例的TFT阵列基板的部分剖面示意图。图1Ob为本发明第五实施例的TFT阵列基板的部分平面示意图。图1Oa所示的TFT阵列基板与图8所示的TFT阵列基板结构不同之处在于，图1Oa所示的TFT阵列基板不设置第一保护层105，进而进一步省去使用图案化的平坦层106作为光阻遮罩层对第一保护层105进行蚀刻的步骤，同时利用第二保护层108覆盖处于平坦层对应开口 110中的源/漏极金属层104，源极金属层1041与漏极金属层1042之间露出的半导体层103及像素电极107。
[0077]图11为本发明第五实施例的TFT阵列基板的制作方法的流程示意图。图11所示流程示意图与图3所示的本发明第一实施例的TFT阵列基板的制作流程不同之处在于，图11所示流程示意图中在源/漏极金属层104形成后不再设置第一保护层105，直接利用第四道光罩形成平坦层106，平坦层的开口 110使得俯视时半导体层103，源/漏极金属层104位于此开口 110中。
[0078]第六实施例
[0079]图12为本发明第六实施例的TFT阵列基板的部分剖面示意图。如图12所示的TFT阵列基板与图1Oa所示的TFT阵列基板的区别之处在于，半导体层103为铟镓锌氧化物(IGZO), TFT阵列基板还包括设置于半导体层103之上的蚀刻阻止层203。图13为本发明第六实施例的TFT阵列基板的制作方法的流程示意图。如图13所示的TFT阵列基板的制作方法的流程示意图与图11所示的TFT阵列基板的制作方法的流程示意图的区别之处在于，半导体层103为IGZ0，在步骤S92为利用第二道光罩制程在栅极绝缘层102上形成半导体层103之后，还包括步骤S92’:利用一光罩制程在半导体层103之上形成蚀刻阻止层203。
[0080]应用本发明第五实施例及第六实施例的TFT阵列基板及其制作方法将公共电极设置于像素电极107之上，不用设置第一保护层105，而通过改变平坦层开口 110的位置，将像素电极通过平坦层的对应开口 110直接与漏极金属接触，从而进一步满足高开口率的要求，且降低了设置导通孔的制造成本和工艺的复杂度。
[0081]本发明还提供一种显示面板，显示面板包括如图2a，图4，图8，图9，图10a，图12所示的TFT阵列基板，并且显示面板分为显示区域及非显示区域。
[0082]在本发明的第一，第二实施例和第三，第四实施例中形成于非显示区域的第一保护层105的厚度比形成于显示区域的第一保护层105的厚度更厚，因而在显示区域形成一贯通该显示区域平坦层106和第一保护层105的导通孔时，可通过控制蚀刻时间使得非显示区域的第一保护层105因比显示区域的第一保护层105的厚度较厚而并没有被完全蚀亥IJ，进而非显示区域仍然还有一层第一保护层105，从而可防止非显示区域上没有第一保护层105时可能出现因残留的氧化铟锡(ITO)材料使得非显示区域的金属线相互导通而短路的现象。
[0083]在本发明的第一，二，三，四实施例中，在第一保护层105形成后，还包括利用金属掩膜(shadow mask)遮挡显示区域，并在非显示区域再镀一层第一保护层膜的步骤，以使形成于非显示区域的第一保护层105的厚度比形成于显示区域的第一保护层105的厚度更厚。
[0084]在本发明的第一，二，三，四实施例中，在平坦层106镀膜后可利用金属掩膜遮挡非显示区域，以使非显示区域的第一保护层105不被蚀刻，也可达到防止非显示区域出现短路的目的。
[0085]综上，本发明的TFT阵列基板、显示面板及其制作方法将公共电极109设置于像素电极107之上,并配合金属掩模(shadow mask)以图案化的平坦层106作为光阻遮罩层对第一保护层105进行蚀刻，在平坦层导通孔处形成贯通第一保护层和平坦层的导通孔110，或通过不用设置第一保护层，而通过改变平坦层106导通孔110的位置，例如将平坦层的导通孔110位于半导体层103的上方，从而能满足高开口率的要求，且本发明的TFT阵列基板、显示面板及其制作方法最多需要通过一道光罩制程形成导通孔，降低了制造成本和工艺的复杂度。
[0086]本文中应用了具体个例对本发明的TFT阵列基板、显示面板及其制作方法的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
【权利要求】
1.一种TFT阵列基板，其包括依次设置于基板上的栅极金属层、栅极绝缘层、半导体层、包括源极金属层和漏极金属层的源/漏极金属层、平坦层、第一电极层、第二保护层、第二电极层，其特征在于，所述第一电极层为像素电极，所述第二电极层为公共电极，所述平坦层上设置有导通孔，所述像素电极通过所述导通孔与所述漏极金属层接触。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括第一保护层； 其中，所述TFT阵列基板利用所述平坦层为光阻遮罩对第一保护层进行蚀刻，以形成图案化的第一保护层，从而形成贯通所述第一保护层及所述平坦层的导通孔。
3.如权利要求2所述的TFT阵列基板，其特征在于，所述导通孔在第一保护层部分的直径和在所述平坦层部分的直径相等。
4.如权利要求1所述的TFT阵列基板，其特征在于，所述导通孔处于漏极金属层的上方。
5.如权利要求1所述的TFT阵列基板，其特征在于，所述导通孔处于所述半导体层及所述漏极金属层的上方。
6.如权利要求1所述的TFT阵列基板，其特征在于，所述半导体层为非晶硅。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述半导体层为铟镓锌氧化物。
8.如权利要求7所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括设置于所述半导体层之上的蚀刻阻止层。
9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任一项所述TFT阵列基板。
10.一种显示面板的制作方法，所述显示面板包括显示区域与非显示区域，所述显示面板的制作方法包括:在基板上依次形成栅极金属层、栅极绝缘层、半导体层、包括源极金属层和漏极金属层的源/漏极金属层、平坦层、第一电极层、第二保护层、第二电极层，其特征在于，所述第一电极层为像素电极，所述第二电极层为公共电极，所述显示面板的制作方法还包括在平坦层上设置导通孔，以使所述像素电极通过所述导通孔与所述漏极金属层接触。
11.如权利要求10所述的显示面板的制作方法，其特征在于，所述显示面板的制作方法还包括:在所述源漏极金属层上形成第一保护层，且利用所述平坦层为光阻遮罩对第一保护层进行蚀刻，以形成图案化的第一保护层，从而形成贯通所述平坦层和所述第一保护层的导通孔。
12.如权利要求11所述的显示面板的制作方法，其特征在于，形成于所述非显示区域的第一保护层的厚度超过形成于所述显示区域第一保护层的厚度。
13.如权利要求12所述的显示面板的制作方法，其特征在于，所述显示面板的制作方法还包括，在第一保护层镀膜后，利用金属掩膜遮挡显示区域，再在非显示区域再镀一层第一保护层膜的步骤。
14.如权利要求10所述的显示面板的制作方法，其特征在于，所述显示面板的制作方法还包括，在平坦层镀膜后利用金属掩膜遮挡非显示区域。
【文档编号】H01L21/768GK103928475SQ201410145217
【公开日】2014年7月16日 申请日期:2014年4月10日 优先权日:2014年4月10日
【发明者】潘新叶, 戴文君, 钟德镇 申请人:昆山龙腾光电有限公司