一种阵列基板制备方法
【专利摘要】本发明公开了一种阵列基板制备方法，其中，在有源层形成过程中，保留有源层上方源漏电极之间沟道区所对应位置的部分厚度的光刻胶；然后形成源漏金属层，进一步形成源漏电极；接下来将源漏电极之间沟道区的部分厚度的光刻胶剥离。本发明在形成半导体膜时，采用半透掩膜工艺在TFT沟道处保留部分的光刻胶，使得在源漏电极刻蚀工艺中避免对金属氧化物层的破坏，在之后的剥离过程中再剥离掉，可代替传统的刻蚀阻挡层，从而省掉刻蚀阻挡层的成膜及掩膜工艺，降低生产成本，简化工艺，提高产品良率和产品效益。
【专利说明】一种阵列基板制备方法
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及一种阵列基板制备方法。
【背景技术】
[0002] 近年来随着液晶显示器尺寸的不断增大，驱动电路的频率不断提高，现有的非晶 硅薄膜晶体管迁移率很难满足需求，非晶硅薄膜晶体管的迁移率一般在〇. 5cmW *S左右，液 晶显示器尺寸超过80inch,驱动频率为120Hz时，需要lcmW · S以上的迁移率，现在非晶娃 的迁移率显然很难满足。高迁移率的薄膜晶体管有多晶硅薄膜晶体管和金属氧化物薄膜晶 体管，尽管多晶硅薄膜晶体管的研究开始的比较早，但是多晶硅薄膜晶体管的均一性差，制 作工艺复杂。金属氧化物 IGZO TFT (Indium Gallium Zinc Oxide Thin Film Transistor, 铟镓锌氧化物薄膜场效应晶体管）迁移率高、均一性好、透明、制作工艺简单，可以更好地 满足大尺寸液晶显示器和有源有机电致发光的需求。
[0003] 目前金属氧化物IGZO TFT的结构主要有刻蚀阻挡型、背沟道刻蚀型和共面型三种 类型。
[0004] 刻蚀阻挡型金属氧化物IGZO TFT制作工艺简单，金属氧化物IGZ0上的刻蚀阻挡 层，可以在形成源漏金属电极时保护金属氧化物IGZ0层不被破坏，从而提高金属氧化物 IGZO TFT的性能，但是需要一次额外的光刻工艺形成刻蚀阻挡层，增加了金属氧化物IGZ0 TFT的制作工艺流程。
[0005] 因传统的刻蚀阻挡型的TFT需要增加刻蚀阻挡层，也同时增加了该层的掩膜工 艺，使得整个生产工序变的复杂，增加产品成本，降低工厂的产能及产品的良率，最终产品 的效益较低。
【发明内容】
[0006] (一）要解决的技术问题
[0007] 本发明要解决的技术问题是如何简化刻蚀阻挡型TFT的生产工序，降低其生产成 本，提商广品良率和广品效益。
[0008] (二）技术方案
[0009] 为了解决上述技术问题，本发明提供一种阵列基板制备方法，其中，在有源层形成 过程中，保留有源层上方源漏电极之间沟道区所对应位置的部分厚度的光刻胶；然后形成 源漏金属层，进一步形成源漏电极；接下来将源漏电极之间沟道区的部分厚度的光刻胶剥 离。
[0010] 优选地，所述有源层的形成过程具体包括：形成一层半导体膜，在半导体膜上涂 布光刻胶，采用半色调掩膜版，对半导体膜进行图案化，图案化过程中，光刻胶曝光、显影之 后，形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区，光刻胶完全保留区对 应待形成的源漏电极之间的沟道区，光刻胶部分保留区为形成有源层上方被源漏电极覆盖 的区域，光刻胶完全去除区为有源层区域以外所对应的区域，光刻胶完全去除区的半导体 膜通过刻蚀工艺去除；接下来，去除光刻胶部分保留区的光刻胶，光刻胶完全保留区保留部 分厚度的光刻胶。
[0011] 优选地，所述源漏电极的形成过程具体包括：在形成有源层的基板上形成源漏金 属层，并对源漏金属层进行图案化以形成源漏电极和源漏电极之间的沟道区，然后将沟道 区位置对应的所述部分厚度的光刻胶去除。
[0012] 优选地，有源层形成过程之前还包括栅极和栅绝缘层的形成过程，源漏电极形成 过程之后还包括像素电极和钝化层的形成过程。
[0013] 优选地，所述有源层由 ZnO、InZnO、ZnSnO、GalnZnO、或 ZrlnZnO 形成。
[0014] 优选地，所述有源层的厚度为200 A?2000 A。
[0015] 优选地，形成所述源漏金属层的厚度为1000 A?6000 A。
[0016] 优选地，所述栅极由0、]\1〇、41、或(]11形成。
[0017] 优选地，所述像素电极由厚度为丨〇〇 A?1〇〇〇 A的透明电极形成。
[0018] 优选地，所述钝化层由一层SiOx形成,或者由SiOx层和SiNx层复合形成。
[0019] (三）有益效果
[0020] 上述技术方案为利用半透掩膜技术制作刻蚀阻挡型金属氧化物TFT的制作工艺， 在形成半导体膜时，采用半透掩膜工艺在TFT沟道处保留部分的光刻胶，使得在源漏电极 刻蚀工艺中避免对金属氧化物层的破坏，在之后的剥离过程中再剥离掉，可代替传统的刻 蚀阻挡层，从而省掉刻蚀阻挡层的成膜及掩膜工艺，降低生产成本，简化工艺，提高产品良 率和产品效益。
【专利附图】
【附图说明】
[0021] 图1 :本发明实施例的工艺流程图；
[0022] 图2 :本发明实施例中进行完栅极掩膜工艺后基板示意图；
[0023] 图3 :本发明实施例中进行完IGZ0半透掩膜工艺后基板示意图；
[0024] 图4 :本发明实施例中进行完源/漏数据线掩膜工艺后基板示意图；
[0025] 图5 :本发明实施例中进行完像素电极掩膜工艺后基板示意图；
[0026] 图6 :本发明实施例中进行完保护层掩膜工艺后基板示意图；
[0027] 图7 :本发明实施例中进行完公共电极掩膜工艺后基板示意图；
[0028] 附图符号说明：
[0029] 1 :衬底；2 :棚极；3 :棚线彳目号加载区；4 :棚绝缘层；5 :有源层；6 :源漏电极；7 :像 素电极；8 :钝化层；9 :公共电极；10 :数据线信号加载区；11 :光刻胶。
【具体实施方式】
[0030] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。
[0031] 为了简化刻蚀阻挡型TFT的生产工序，降低其生产成本，提高产品良率和产品效 益，本发明提供了一种改进的阵列基板制备方法，具体为，在有源层形成过程中，保留有源 层上方源漏电极之间沟道区所对应位置的部分厚度的光刻胶；然后形成源漏金属层，进一 步形成源漏电极；接下来将源漏电极之间沟道区的部分厚度的光刻胶剥离，使得在源漏电 极形成过程的刻蚀工艺中避免对金属氧化物层的破坏，光刻胶在之后的剥离过程中再剥离 掉，可代替传统的刻蚀阻挡层，从而省掉刻蚀阻挡层的成膜及掩膜工艺，降低生产成本，简 化工艺，提商广品良率和广品效益。
[0032] 如图1所示，本实施例采用6道掩膜工艺制作阵列基板，具体过程描述如下。
[0033] 形成栅极该步骤主要包括栅极成膜工艺和掩膜工艺。
[0034] 首先，在衬底1上通过溅射工艺形成一层栅金属层，栅金属层可采用Cr、Mo、Al、* Cu等；然后，进行第一次掩膜工艺，具体采用栅极掩膜版，通过一次曝光、显影和湿法刻蚀 工艺形成栅极2,即如图2所示的基板结构。
[0035] 另外，与栅极2同层形成的还有栅线信号加载区3。
[0036] 形成栅绝缘层
[0037] 该步骤主要包括栅绝缘层成膜工艺。
[0038] 具体为，栅极2完成之后，按2000人?5000A的厚度通过PECVD (Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相沉积法）工艺形成一层Si02绝缘薄 膜作为栅绝缘层4,用来保护栅极2。
[0039] 形成有源层
[0040] 该步骤主要包括IGZ0成膜工艺及IGZ0半色调掩膜（Half Tone Mask)工艺。
[0041] 首先，在上述已形成的栅绝缘层4上面，通过溅射工艺形成一层半导体膜，半导体 膜选用ZnO、InZnO、ZnSnO、GaInZnO、或ZrlnZnO等IGZ0金属氧化物；然后，进行第二次掩膜 工艺，具体为：按200人~2000人的厚度涂布光刻胶，后采用半色调掩膜版，对半导体膜进 行图案化，图案化过程中，光刻胶曝光、显影之后，形成光刻胶完全去除区、光刻胶部分保留 区和光刻胶完全保留区，光刻胶完全保留区对应待形成的源、漏电极之间的沟道区，光刻胶 部分保留区为形成有源层5上方被源、漏电极覆盖的区域，光刻胶完全去除区为有源层5区 域以外所对应的区域，光刻胶完全去除区的半导体膜通过刻蚀工艺去除；接下来，采用一定 光强的紫外线照射光刻胶部分保留区和光刻胶完全保留区的光刻胶，使得光刻胶部分保留 区的光刻胶完全变性并显影去除，此时光刻胶完全保留区，保留一半厚度的光刻胶11，如图 3所示，有源层5完成。
[0042] 形成源漏电极
[0043] 该步骤主要包括S/D成膜工艺及S/D掩膜（Mask)工艺。
[0044] 具体为，有源层5形成之后，按1000 A?6000A的厚度通过溅射工艺在基板上形 成S/D (Source/Drain，源/漏）金属层，然后进行第三次掩膜工艺，具体为：在S/D金属层 上形成一层光刻胶，利用源漏电极掩膜板对光刻胶曝光、显影，使得待形成源漏电极的区域 所对应的光刻胶保留，其他区域的光刻胶完全去除，通过刻蚀工艺形成源漏电极，此时源电 极和漏电极之间的沟道区出现，但是沟道区域保留有有源层5形成步骤中预留的部分光刻 胶，将源漏电极上方的光刻胶及有源层5上方剩余的一半厚度的光刻胶11 一起做剥离处 理，形成如图4所示的源漏电极6。
[0045] 另外，在形成源漏电极6的同层，还形成有数据线信号加载区10。
[0046] 形成像素电极
[0047] 该步骤主要包括第一 ΙΤ0成膜工艺及第一 ΙΤ0掩膜（Mask)工艺。
[0048] 具体为，首先按100 A?1000 A的厚度在形成了源漏电极6的基板上通过溅射 工艺形成透明电极层，透明电极层可采用ΙΤ0或ΙΖ0形成；然后进行第四次掩膜工艺，在透 明电极层上形成光刻胶，使用像素电极掩膜板，对光刻胶进行曝光、显影，进行刻蚀工艺后， 得到图案化了的透明电极层，将光刻胶做剥离，如图5所示，像素电极7完成。
[0049] 形成钝化层
[0050] 该步骤主要包括PVX (钝化层）成膜工艺及PVX掩膜工艺。
[0051] 具体为，首先按2000 A ?4000人的厚度采用 CVD (Chemical Vapor Deposition, 化学气相沉积）工艺在形成了像素电极7的基板上形成一层钝化层材料，钝化层材料可采 用SiOx所形成的单层膜，或者SiOx及SiNx复合形成的复合膜，然后进行第五次掩膜工艺， 在保护膜层上形成光刻胶，使用钝化层掩膜板，对光刻胶进行曝光、显影，进行刻蚀工艺后， 得到图案化了的钝化层，将光刻胶做剥离，如图6所示，钝化层8完成。
[0052] 当公共电极布置在阵列基板上，并且公共电极位于像素电极上方时，对应的阵列 基板的制备方法中还可以包括以下步骤：
[0053] 形成公共电极
[0054] 该步骤主要包括第二ΙΤ0成膜工艺及第二ΙΤ0掩膜（Mask)工艺。
[0055] 具体为，首先按1〇〇 A?1000A1的厚度在形成了钝化层8的基板上形成透明电极 层，透明电极层采用ΙΤ0或ΙΖ0形成；然后进行第六次掩膜工艺，在透明电极层上形成光刻 胶，使用公共电极掩膜板，对光刻胶进行曝光、显影，进行刻蚀工艺后，得到图案化了的透明 电极层，将光刻胶做剥离，如图7所示，公共电极9完成。
[0056] 上述过程中，除了形成栅绝缘层的步骤不需要进行掩膜工艺外，其它六个步骤进 行了六道掩膜工艺。其中，最关键的为形成有源层的步骤，用于TFT阵列基板上的IGZ0半 色调掩膜工艺，在形成有源层时，采用半色调掩膜工艺在TFT沟道处保留部分的光刻胶，在 进行源漏电极层制作时起到刻蚀阻挡层的作用，保护形成有源层的IGZ0金属氧化物不被 刻蚀掉，在之后的剥离过程中再去除，不需要增加刻蚀阻挡层，同时也省去了该层的掩膜工 艺，使得整个生广工序变的简单化，降低广品成本，提商工厂的广能及广品的良率，最终提 商广品的效益。
[0057] 上述制备方法对应公共电极位于像素电极上方的阵列基板结构，对于公共电极位 于像素电极下方的阵列基板结构，有源层的形成步骤及接下来的源漏电极形成步骤均可采 用上述同样的工艺，不同的地方仅在于公共电极相对像素电极形成在前或在后，整个阵列 基板的制备过程在此不再赘述。
[0058] 由以上实施例可以看出，本发明与普通的刻蚀阻挡层相比，在避免在形成源漏极 金属电极工艺中对金属氧化物层的破坏的同时，还可以避免在刻蚀阻挡层形成过程中的辉 光放电，等离子体以及干刻的制成工艺对金属氧化物层的损伤，应力残留和缺陷态的增加， 此方案不增加制作的流程，不需进行设备改造即可对应。
[0059] 以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人 员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换 也应视为本发明的保护范围。
【权利要求】
1. 一种阵列基板制备方法，其特征在于，在有源层形成过程中，保留有源层上方源漏电 极之间沟道区所对应位置的部分厚度的光刻胶；然后形成源漏金属层，进一步形成源漏电 极；接下来将源漏电极之间沟道区的部分厚度的光刻胶剥离。
2. 如权利要求1所述的阵列基板制备方法，其特征在于，所述有源层的形成过程具体 包括：形成一层半导体膜，在半导体膜上涂布光刻胶，采用半色调掩膜版，对半导体膜进行 图案化，图案化过程中，光刻胶曝光、显影之后，形成光刻胶完全去除区、光刻胶部分保留区 和光刻胶完全保留区，光刻胶完全保留区对应待形成的源漏电极之间的沟道区，光刻胶部 分保留区为形成有源层上方被源漏电极覆盖的区域，光刻胶完全去除区为有源层区域以外 所对应的区域，光刻胶完全去除区的半导体膜通过刻蚀工艺去除；接下来，去除光刻胶部分 保留区的光刻胶，光刻胶完全保留区保留部分厚度的光刻胶。
3. 如权利要求2所述的阵列基板制备方法，其特征在于，所述源漏电极的形成过程具 体包括：在形成有源层的基板上形成源漏金属层，并对源漏金属层进行图案化以形成源漏 电极和源漏电极之间的沟道区，然后将沟道区位置对应的所述部分厚度的光刻胶去除。
4. 如权利要求2所述的阵列基板制备方法，其特征在于，有源层形成过程之前还包括 栅极和栅绝缘层的形成过程，源漏电极形成过程之后还包括像素电极和钝化层的形成过 程。
5. 如权利要求1所述的阵列基板制备方法，其特征在于，所述有源层由ZnO、InZnO、 ZnSnO、GalnZnO、或 ZrlnZnO 形成。
6. 如权利要求1所述的阵列基板制备方法，其特征在于，所述有源层的厚度为 200 A ?2000 A。
7. 如权利要求3所述的阵列基板制备方法，其特征在于，形成所述源漏金属层的厚度 为 1000 A ?6000 A。
8. 如权利要求4所述的阵列基板制备方法，其特征在于，所述栅极由Cr、Mo、A1、或Cu 形成。
9. 如权利要求4所述的阵列基板制备方法，其特征在于，所述像素电极由厚度为 100 A?1000 A的透明电极形成。
10. 如权利要求4所述的阵列基板制备方法，其特征在于，所述钝化层由一层SiOx形 成，或者由SiOx层和SiNx层复合形成。
【文档编号】H01L21/77GK104091784SQ201410331516
【公开日】2014年10月8日 申请日期:2014年7月11日 优先权日:2014年7月11日
【发明者】王凯 申请人:合肥鑫晟光电科技有限公司, 京东方科技集团股份有限公司