内嵌折叠栅马鞍形绝缘隧穿增强晶体管及其制造方法
【专利摘要】本发明涉及一种内嵌折叠栅马鞍形绝缘隧穿增强晶体管，对比同尺寸MOSFETs或TFETs器件，具有低寄生电容和低反向泄漏电流的优点。利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现优秀的开关特性；通过发射极将隧穿信号增强实现了优秀的正向导通特性；另外本发明还提出了一种内嵌折叠栅马鞍形绝缘隧穿增强晶体管单元及其阵列的具体制造方法。该晶体管显著改善了纳米级集成电路单元的工作特性，适用于推广应用。
【专利说明】内嵌折叠栅马鞍形绝缘隧穿増强晶体管及其制造方法
【技术领域】
:
[0001]本发明涉及超大规模集成电路制造领域，涉及一种适用于高性能超高集成度集成电路制造的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的结构及其制造方法。
【背景技术】
:
[0002]当前，随着集成电路的基本单元金属氧化物半导体场效应晶体管(MOSFETs)器件尺寸的不断缩小，漏电极与栅电极之间的距离、或源电极与栅电极之间的距离也随之不断减小，这就使得器件的栅源、源栅、栅漏以及漏栅寄生电容显著增大，使集成电路的功耗增大，使信号的传播时延及负反馈增大，并影响增益带宽乘积。
[0003]另一方面，MOSFETs器件沟道长度的不断缩短导致了器件开关特性的明显下降。具体表现为亚阈值摆幅随着沟道长度的减小而增大、静态功耗明显增加。虽然通过改善栅电极结构的方式可使这种器件性能的退化有所缓解，但当器件尺寸进一步缩减时，器件的开关特性会继续恶化。
[0004]对比于MOSFETs器件，近年来提出的隧穿场效应晶体管(TFETs)，虽然其平均亚阈值摆幅有所提升，然而其正向导通电流过小，且等尺寸下所产生的寄生电容特性并无改善。
[0005]此外，TFETs可通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成为TFETs的隧穿部分可增大隧穿几率以提升开关特性，但增加了工艺难度。采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，虽然能够改善栅极对沟道电场分布的控制能力，却不能从本质上提高硅材料的隧穿几率，因此对于TFETs的正向导通特性改善很有限。
[0006]此外，由于TFETs和MOSFETs器件都是通过栅电极电场效应对栅极绝缘层及半导体内部的电场、电势及载流子分布进行控制，为了提升栅电极对半导体内部的控制能力，需采用高介电常数和不断减薄的栅极绝缘层来加强栅电极的控制能力，但同时也缩短了栅电极和漏区、栅电极和源区之间的距离，使得栅极和漏极重合区域处在栅极反向偏置时会产生较大的栅极致漏极泄漏(GIDL)电流或栅极致源极泄漏(GISL)电流。
【发明内容】
:
[0007]发明目的
[0008]为在兼容现有基于硅工艺技术的前提下彻底解决由于器件尺寸不断缩小所导致的寄生电容明显增大的问题，显著降低器件的反向泄漏电流，显著提升纳米级集成电路基本单元器件的开关特性，并确保器件在降低亚阈值摆幅的同时具有良好的正向电流导通特性，本发明提供一种适用于高性能、高集成度集成电路制造的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的结构及其单元和阵列的制造方法。
[0009]技术方案
[0010]本发明是通过以下技术方案来实现的:
[0011]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:采用包含单晶硅衬底I和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；发射区3、基区4和集电区5位于SOI晶圆的晶圆绝缘层2的上方，基区4具有凹槽形结构；位于发射区3与集电区5之间；发射极9位于发射区3的上方；集电极10位于集电区5的上方；马鞍形导电层6附着于基区4凹槽内壁和凹槽底部中间部分的上表面及两侧侧壁，具有马鞍形结构；马鞍形隧穿绝缘层7附着于马鞍形导电层6马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁，具有马鞍形结构；折叠栅电极8附着于马鞍形隧穿绝缘层7马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁；阻挡绝缘层11为绝缘介质。
[0012]为达到本发明所述的器件功能，本发明提出一种内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其核心结构特征为:
[0013]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8内嵌于基区4凹槽内，马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8的上表面不高于基区4凹槽两端顶部上表面。
[0014]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8共同组成了内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极，当马鞍形隧穿绝缘层7在折叠栅电极8的控制下发生隧穿时，电流从折叠栅电极8经马鞍形隧穿绝缘层7流动到马鞍形导电层6，并为基区4供电。
[0015]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8均通过阻挡绝缘层11与发射区3、发射极9、集电区5和集电极10相互隔离；相邻的发射区3与集电区5之间通过阻挡绝缘层11隔离，相邻的发射极9与集电极10之间通过阻挡绝缘层11隔离。
[0016]马鞍形导电层6与基区4形成欧姆接触，马鞍形导电层6是金属材料，或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
[0017]马鞍形隧穿绝缘层7为用于产生隧穿电流的绝缘材料层。
[0018]发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型，且发射区3与发射极9之间形成欧姆接触，集电区5与集电极10之间形成欧姆接触。
[0019]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为:当集电极10正偏，且折叠栅电极8处于低电位时，折叠栅电极8与马鞍形导电层6之间没有形成足够的电势差，此时马鞍形隧穿绝缘层7处于高阻状态，与M0SFET的栅极绝缘层相似，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动内嵌折叠栅马鞍形绝缘隧穿增强晶体管，即器件处于关断状态；随着折叠栅电极8电压的逐渐升高，折叠栅电极8与马鞍形导电层6之间的电势差逐渐增大，使得位于折叠栅电极8与马鞍形导电层6之间的马鞍形隧穿绝缘层7内的电场强度也随之逐渐增大，当马鞍形隧穿绝缘层7内的电场强度位于临界值以下时，马鞍形隧穿绝缘层7始终保持良好的高阻状态，折叠栅电极8和发射极9之间的电势差几乎完全降在马鞍形隧穿绝缘层7的内壁和外壁两侧之间，也就使得基区4和发射区3之间的电势差极小，因此基区几乎没有电流流过，器件也因此保持良好的关断状态，而当马鞍形隧穿绝缘层7内的电场强度达并超过临界值时，折叠栅电极8与马鞍形导电层6之间会通过马鞍形隧穿绝缘层7发生载流子的隧穿，马鞍形隧穿绝缘层7会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流会随着折叠栅电极8电势的增大以极快的速度陡峭上升，这就使得马鞍形隧穿绝缘层7在折叠栅电极8极短的电势变化区间内由高阻态迅速转换为低阻态；当马鞍形隧穿绝缘层7处于低阻态，此时马鞍形隧穿绝缘层7在折叠栅电极8和马鞍形导电层6之间所形成的电阻要远小于马鞍形导电层6和发射极3之间所形成的电阻，这就使得折叠栅电极8和发射极9之间的电势差几乎完全降落在基区4和发射区3之间，形成了足够大的正偏电压，并且在隧穿效应的作用下，在马鞍形隧穿绝缘层7的内壁和外壁之间产生大量电子移动，为基区4提供电流源，基区4电流经发射区3增强后由集电极流出，此时器件处于开启状态。
[0020]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，对比于MOSFETs或TFETs器件，发射极9和源电极的作用相当，集电极10和漏电极的作用相当，由于折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6均内嵌于基区4所形成的凹槽的内部，折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6所共同形成的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极与发射极9和集电极10之间没有形成类似于MOSFETs或TFETs器件栅电极和漏电极之间或栅电极与源电极之间的平行电容结构，这就避免了如同MOSFETs或TFETs那样由于栅电极和漏电极之间或栅电极和源电极之间的距离不断缩小而导致的栅源、源栅、栅漏以及漏栅之间寄生电容的明显增大，即对比MOSFETs或TFETs器件，在同尺寸工艺下，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低寄生电容的优点。
[0021]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，由于内嵌于基区4凹槽内的折叠栅电极8与发射区3或集电区5之间不存在像MOSFETs或TFETs那样的栅电极与漏电极之间或栅电极与源电极之间的重合区域，远离发射区3或集电区5的折叠栅电极8的电势变化不会对发射区3或集电区5产生足够强的电场效应，也就不会导致发射区3或集电区5由于发生强烈的能带弯曲而引发的带间隧穿电流效应，因此对比MOSFETs或TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低反向泄漏电流的优点。
[0022]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，利用马鞍形隧穿绝缘层7阻抗与马鞍形隧穿绝缘层7内电场强度之间极为敏感的相互关系，通过对马鞍形隧穿绝缘层7选取适当的隧道绝缘材料，并对构成马鞍形隧穿绝缘层7的侧壁高度、侧壁厚度、马鞍形内上表面厚度进行适当调节，就可以使马鞍形隧穿绝缘层7在折叠栅电极8极小的电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
[0023]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，所产生的绝缘隧穿电流通过马鞍形导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管可以实现更高的正向导通电流。
[0024]优点及效果
[0025]本发明具有如下优点及有益效果:
[0026]1.低寄生电容特性
[0027]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，对比于MOSFETs或TFETs器件，发射极9和源电极的作用相当，集电极10和漏电极的作用相当，由于折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6均内嵌于基区4所形成的凹槽的内部，折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6所共同形成的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极与发射极9和集电极10之间没有形成类似于MOSFETs或TFETs器件栅电极和漏电极之间或栅电极与源电极之间的平行电容结构，这就避免了如同MOSFETs或TFETs那样由于栅电极和漏电极之间或栅电极和源电极之间的距离不断缩小而导致的栅源、源栅、栅漏以及漏栅之间寄生电容的明显增大，即对比MOSFETs或TFETs器件，在同尺寸工艺下，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低寄生电容的优点。
[0028]2.低反向泄漏电流
[0029]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，由于内嵌于基区4凹槽内的折叠栅电极8与发射区3或集电区5之间不存在像MOSFETs或TFETs那样的栅电极与漏电极之间或栅电极与源电极之间的重合区域，远离发射区3或集电区5的折叠栅电极8的电势变化不会对发射区3或集电区5产生足够强的电场效应，也就不会导致发射区3或集电区5由于发生强烈的能带弯曲而引发的带间隧穿电流效应，因此对比MOSFETs或TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低反向泄漏电流的优点。
[0030]3.更好的开关特性
[0031]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，利用马鞍形隧穿绝缘层7阻抗与马鞍形隧穿绝缘层7内电场强度之间极为敏感的相互关系，通过对马鞍形隧穿绝缘层7选取适当的隧道绝缘材料，并对构成马鞍形隧穿绝缘层7的侧壁高度、侧壁厚度、马鞍形内上表面厚度进行适当调节，就可以使马鞍形隧穿绝缘层7在折叠栅电极8极小的电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
[0032]4.更好的正向导通特性
[0033]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，所产生的绝缘隧穿电流通过马鞍形导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管可以实现更高的正向导通电流。
【专利附图】
【附图说明】
[0034]图1为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10和阻挡绝缘层11之后的三维结构示意图；
[0035]图2为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4和集电区5之后的三维结构示意图；
[0036]图3为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5和马鞍形导电层6之后的三维结构示意图；
[0037]图4为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5、马鞍形导电层6和马鞍形隧穿绝缘层7之后的三维结构示意图；
[0038]图5为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、和折叠栅电极8之后的三维结构示意图；
[0039]图6为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5和折叠栅电极8之后的三维结构示意图；
[0040]图7为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5折叠栅电极8和马鞍形导电层6之后的三维结构示意图；
[0041]图8为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8和马鞍形导隧穿绝缘层7之后的三维结构示意图；
[0042]图9为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5折叠栅电极8和马鞍形导隧穿绝缘层7之后的三维结构示意图；
[0043]图10为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8、马鞍形导隧穿绝缘层7和马鞍形导电层6之后的三维结构示意图；
[0044]图11是步骤一的俯视不意图，
[0045]图12是图11沿切线A切割得到的剖面示意图，
[0046]图13是步骤二的俯视示意图，
[0047]图14是图13沿切线A切割得到的步骤二的剖面示意图，
[0048]图15是步骤三的俯视示意图，
[0049]图16是图15沿切线A切割得到的步骤三的剖面示意图，
[0050]图17是步骤四的俯视示意图，
[0051]图18是图17沿切线A切割得到的步骤四的剖面示意图，
[0052]图19是步骤五的俯视示意图，
[0053]图20是图19沿切线B切割得到的步骤五的剖面示意图，
[0054]图21是步骤六的俯视示意图，
[0055]图22是图21沿切线B切割得到的步骤六的剖面示意图，
[0056]图23是步骤七的俯视示意图，
[0057]图24是图23沿切线A切割得到的步骤七的剖面示意图，
[0058]图25是图23沿切线B切割得到的步骤七的剖面示意图，
[0059]图26是步骤八的俯视示意图，
[0060]图27是图26沿切线A切割得到的步骤八的剖面示意图，
[0061]图28是图26沿切线B切割得到的步骤八的剖面示意图，
[0062]图29是步骤九的俯视示意图，
[0063]图30是图29沿切线B切割得到的步骤九的剖面示意图，
[0064]图31是步骤十的俯视示意图，
[0065]图32是图31沿切线B切割得到的步骤十的剖面示意图，
[0066]图33是步骤^^一的俯视示意图，
[0067]图34是图33沿切线A切割得到的步骤^^一的剖面示意图，
[0068]图35是图33沿切线B切割得到的步骤i^一的剖面示意图，
[0069]图36是步骤十二的俯视示意图，
[0070]图37是图36沿切线A切割得到的步骤十二的剖面示意图，
[0071]图38是图36沿切线B切割得到的步骤十二的剖面示意图，
[0072]图39是步骤十三的俯视示意图，
[0073]图40是图39沿切线B切割得到的步骤十三的剖面示意图，
[0074]图41是步骤十四的俯视不意图，
[0075]图42是图41沿切线B切割得到的步骤十四的剖面示意图，
[0076]图43是步骤十五的俯视示意图，
[0077]图44是图43沿切线A切割得到的步骤十五的剖面示意图，
[0078]图45是图43沿切线B切割得到的步骤十五的剖面示意图，
[0079]图46是步骤十六的俯视示意图，
[0080]图47是图46沿切线A切割得到的步骤十六的剖面示意图，
[0081]图48是图46沿切线B切割得到的步骤十六的剖面示意图，
[0082]图49是步骤十七的俯视不意图，
[0083]图50是图49沿切线B切割得到的步骤十七的剖面示意图，
[0084]图51是步骤十八的俯视不意图，
[0085]图52是图51沿切线B切割得到的步骤十八的剖面示意图，
[0086]图53是步骤十九的俯视示意图，
[0087]图54是图53沿切线B切割得到的步骤十九的剖面示意图，
[0088]图55是步骤二十的俯视示意图，
[0089]图56是图55沿切线B切割得到的步骤二十的剖面示意图，
[0090]图57是步骤二^^一的俯视示意图，
[0091]图58是图57沿切线A切割得到的步骤二i^一的剖面示意图，
[0092]图59是图57沿切线B切割得到的步骤二i^一的剖面示意图。
[0093]图60是步骤二十二的俯视示意图，
[0094]图61是图60沿切线A切割得到的步骤二十二的剖面示意图，
[0095]图62是步骤二十三的俯视示意图，
[0096]图63是图62沿切线A切割得到的步骤二十三的剖面示意图。
[0097]附图标记说明:
[0098]1、单晶硅衬底；2、晶圆绝缘层；3、发射区；4、基区；5、集电区；6、马鞍形导电层；7、马鞍形隧穿绝缘层；8、折叠栅电极；9、发射极；10、集电极；11、阻挡绝缘层。
【具体实施方式】
[0099]下面结合附图对本发明做进一步的说明:图1为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10和阻挡绝缘层11之后的三维结构示意图；图2为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4和集电区5之后的三维结构示意图；图3为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5和马鞍形导电层6之后的三维结构示意图；图4为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5、马鞍形导电层6和马鞍形隧穿绝缘层7之后的三维结构示意图；图5为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、和折叠栅电极8之后的三维结构示意图；图6为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5和折叠栅电极8之后的三维结构示意图；图7为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5折叠栅电极8和马鞍形导电层6之后的三维结构示意图；图8为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极8和马鞍形导隧穿绝缘层7之后的三维结构示意图；图9为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、发射区3、基区4、集电区5折叠栅电极8和马鞍形导隧穿绝缘层7之后的三维结构示意图；图10为本发明内嵌折叠栅马鞍形绝缘隧穿增强晶体管剥离了发射极9、集电极10、阻挡绝缘层11、折叠栅电极
8、马鞍形导隧穿绝缘层7和马鞍形导电层6之后的三维结构示意图；
[0100]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:采用包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；发射区3、基区4和集电区5位于SOI晶圆的晶圆绝缘层2的上方，基区4具有凹槽形结构；位于发射区3与集电区5之间；发射极9位于发射区3的上方；集电极10位于集电区5的上方；马鞍形导电层6附着于基区4凹槽内壁和凹槽底部中间部分的上表面及两侧侧壁，具有马鞍形结构；马鞍形隧穿绝缘层7附着于马鞍形导电层6马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁，具有马鞍形结构；折叠栅电极8附着于马鞍形隧穿绝缘层7马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁；阻挡绝缘层11为绝缘介质。
[0101]为达到本发明所述的器件功能，本发明提出一种内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其核心结构特征为:
[0102]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8内嵌于基区4凹槽内，马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8的上表面不高于基区4凹槽两端顶部上表面；
[0103]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8共同组成了内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极，当马鞍形隧穿绝缘层7在折叠栅电极8的控制下发生隧穿时，电流从折叠栅电极8经马鞍形隧穿绝缘层7流动到马鞍形导电层6，并为基区4供电。
[0104]马鞍形导电层6、马鞍形隧穿绝缘层7和折叠栅电极8均通过阻挡绝缘层11与发射区3、发射极9、集电区5和集电极10相互隔离；相邻的发射区3与集电区5之间通过阻挡绝缘层11隔离，相邻的发射极9与集电极10之间通过阻挡绝缘层11隔离。
[0105]马鞍形导电层6与基区4形成欧姆接触，马鞍形导电层6是金属材料，或者是同基区4具有相同杂质类型的、且掺杂浓度大于1019每立方厘米的半导体材料。
[0106]马鞍形隧穿绝缘层7为用于产生隧穿电流的绝缘材料层。
[0107]发射区3与基区4之间、集电区5与基区4之间具有相反杂质类型，且发射区3与发射极9之间形成欧姆接触，集电区5与集电极10之间形成欧姆接触。
[0108]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，以N型为例，发射区3、基区4和集电区5分别为N区、P区和N区，其具体的工作原理为:当集电极10正偏，且折叠栅电极8处于低电位时，折叠栅电极8与马鞍形导电层6之间没有形成足够的电势差，此时马鞍形隧穿绝缘层7处于高阻状态，与M0SFET的栅极绝缘层相似，没有明显隧穿电流通过，因此使得基区4和发射区3之间无法形成足够大的基区电流来驱动内嵌折叠栅马鞍形绝缘隧穿增强晶体管，即器件处于关断状态；随着折叠栅电极8电压的逐渐升高，折叠栅电极8与马鞍形导电层6之间的电势差逐渐增大，使得位于折叠栅电极8与马鞍形导电层6之间的马鞍形隧穿绝缘层7内的电场强度也随之逐渐增大，当马鞍形隧穿绝缘层7内的电场强度位于临界值以下时，马鞍形隧穿绝缘层7始终保持良好的高阻状态，折叠栅电极8和发射极9之间的电势差几乎完全降在马鞍形隧穿绝缘层7的内壁和外壁两侧之间，也就使得基区4和发射区3之间的电势差极小，因此基区几乎没有电流流过，器件也因此保持良好的关断状态，而当马鞍形隧穿绝缘层7内的电场强度达并超过临界值时，折叠栅电极8与马鞍形导电层6之间会通过马鞍形隧穿绝缘层7发生载流子的隧穿，马鞍形隧穿绝缘层7会由于隧穿效应而产生明显的隧穿电流，并且隧穿电流会随着折叠栅电极8电势的增大以极快的速度陡峭上升，这就使得马鞍形隧穿绝缘层7在折叠栅电极8极短的电势变化区间内由高阻态迅速转换为低阻态；当马鞍形隧穿绝缘层7处于低阻态，此时马鞍形隧穿绝缘层7在折叠栅电极8和马鞍形导电层6之间所形成的电阻要远小于马鞍形导电层6和发射极3之间所形成的电阻，这就使得折叠栅电极8和发射极9之间的电势差几乎完全降落在基区4和发射区3之间，形成了足够大的正偏电压，并且在隧穿效应的作用下，在马鞍形隧穿绝缘层7的内壁和外壁之间产生大量电子移动，为基区4提供电流源，基区4电流经发射区3增强后由集电极流出，此时器件处于开启状态。
[0109]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，对比于MOSFETs或TFETs器件，发射极9和源电极的作用相当，集电极10和漏电极的作用相当，由于折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6均内嵌于基区4所形成的凹槽的内部，折叠栅电极8、马鞍形隧穿绝缘层7以及马鞍形导电层6所共同形成的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极与发射极9和集电极10之间没有形成类似于MOSFETs或TFETs器件栅电极和漏电极之间或栅电极与源电极之间的平行电容结构，这就避免了如同MOSFETs或TFETs那样由于栅电极和漏电极之间或栅电极和源电极之间的距离不断缩小而导致的栅源、源栅、栅漏以及漏栅之间寄生电容的明显增大，即对比MOSFETs或TFETs器件，在同尺寸工艺下，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低寄生电容的优点。
[0110]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，由于内嵌于基区4凹槽内的折叠栅电极8与发射区3或集电区5之间不存在像MOSFETs或TFETs那样的栅电极与漏电极之间或栅电极与源电极之间的重合区域，远离发射区3或集电区5的折叠栅电极8的电势变化不会对发射区3或集电区5产生足够强的电场效应，也就不会导致发射区3或集电区5由于发生强烈的能带弯曲而引发的带间隧穿电流效应，因此对比MOSFETs或TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管具有低反向泄漏电流的优点。
[0111]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，利用马鞍形隧穿绝缘层7阻抗与马鞍形隧穿绝缘层7内电场强度之间极为敏感的相互关系，通过对马鞍形隧穿绝缘层7选取适当的隧道绝缘材料，并对构成马鞍形隧穿绝缘层7的侧壁高度、侧壁厚度、马鞍形内上表面厚度进行适当调节，就可以使马鞍形隧穿绝缘层7在折叠栅电极8极小的电势变化区间内实现高阻态和低阻态之间的转换，可以实现更优秀的开关特性。
[0112]内嵌折叠栅马鞍形绝缘隧穿增强晶体管，所产生的绝缘隧穿电流通过马鞍形导电层6流向基区4，并经过发射区3进行信号增强，与普通TFETs只是利用少量的半导体带间隧穿电流作为器件的导通电流相比，具有更好的正向电流导通特性，基于上述原因，对比于普通TFETs器件，内嵌折叠栅马鞍形绝缘隧穿增强晶体管可以实现更高的正向导通电流。
[0113]本发明所提出的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的单元及其阵列在SOI晶圆上的具体制造工艺步骤如下:
[0114]步骤一、如图11至12所示，提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底1，S0I晶圆的中间为晶圆绝缘层2，通过离子注入或扩散工艺，对SOI晶圆上方的单晶娃薄膜进行掺杂，初步形成基区4。
[0115]步骤二、如图13至14所示，再次通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，在晶圆上表面形成与步骤一中的杂质类型相反的、浓度不低于1019每立方厘米的重掺杂区。
[0116]步骤三、如图15至16所示，通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶娃孤岛队列。
[0117]步骤四、如图17至18所示，在晶圆上方淀积绝缘介质后平坦化表面至露出单晶硅薄膜，初步形成阻挡绝缘层11。
[0118]步骤五、如图19至20所示，进一步通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列。
[0119]步骤六、如图21至22所示，在晶圆上方淀积绝缘介质后平坦化表面至露出发射区3、基区4和集电区5，进一步形成阻挡绝缘层11。
[0120]步骤七、如图23至25所示，通过刻蚀工艺，在基区4的中间部分刻蚀出凹槽。
[0121]步骤八、如图26至28所不，在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂的多晶硅，使步骤七中被刻蚀掉的基区4的中间部分所形成的凹槽完全被填充，平坦化表面至露出发射区3、集电区4、阻挡绝缘层11和基区4邻近发射区3、集电区5的两端，初步形成马鞍形导电层6。
[0122]步骤九、如图29至30所示，通过刻蚀工艺，对晶圆表面基区两侧中间部分的阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
[0123]步骤十、如图31至32所示，在晶圆上方淀积金属或具有和基区4相同杂质类型的重掺杂的多晶硅，使步骤九中阻挡绝缘层11被刻蚀掉的部分被完全填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于形成马鞍形导电层6以外的部分，露出发射区3、集电区5、阻挡绝缘层11和基区4邻近发射区3、集电区5的两端，进一步形成马鞍形导电层6。
[0124]步骤十一、如图33至35所示，通过刻蚀工艺，对步骤十中所形成的马鞍形导电层6的中间部分进行部分刻蚀，进一步形成马鞍形导电层6。
[0125]步骤十二、如图36至38所示，在晶圆上方淀积隧穿绝缘介质，使步骤十一中马鞍形导电层6被刻蚀掉部分被完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于形成马鞍形隧穿绝缘层7以外的部分，露出发射区3、集电区5、阻挡绝缘层11、基区4邻近发射区3、集电区5的两端和马鞍形导电层6的顶部，初步形成马鞍形隧穿绝缘层7。
[0126]步骤十三、如图39至40所示，分别在位于基区两侧的马鞍形导电层6的远离基区的一侧对阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
[0127]步骤十四、如图41至42所示，在晶圆上方淀积隧穿绝缘层介质，使步骤十三中被刻蚀掉的阻挡绝缘层11完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成马鞍形隧穿绝缘层7以外部分至露出发射区3、集电区5、阻挡绝缘层11、基区4邻近发射区3、集电区5的两端和马鞍形导电层6的顶部，进一步形成马鞍形隧穿绝缘层7。
[0128]步骤十五、如图43至45所示，通过刻蚀工艺，对步骤十中所形成的马鞍形隧穿绝缘层7的中间部分进行部分刻蚀，进一步形成马鞍形隧穿绝缘层7。
[0129]步骤十六、如图46至48所示，在晶圆上方淀积金属或重掺杂的多晶硅，使步骤十五中马鞍形隧穿绝缘层7被刻蚀掉部分完全被填充，平坦化表面至露出发射区3、集电区
5、阻挡绝缘层11、基区4邻近发射区3、集电区5的两端、马鞍形导电层6的顶部和马鞍形隧穿绝缘层7的顶部，初步形成折叠栅电极8 ;
[0130]步骤十七、如图49至50所示，分别在位于基区两侧的马鞍形隧穿绝缘层7的远离基区的一侧对阻挡绝缘层11进行刻蚀至露出晶圆绝缘层2。
[0131]步骤十八、如图51至52所示，在晶圆上方淀积淀积金属或重掺杂的多晶硅，使步骤十七中被刻蚀掉的阻挡绝缘层11完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极8以外部分至露出发射区3、集电区5、阻挡绝缘层11、基区4邻近发射区3、集电区5的两端、马鞍形导电层6的顶部和马鞍形隧穿绝缘层7的顶部，进一步形成折叠栅电极8。
[0132]步骤十九、如图53至54所示，分别在位于基区两侧的折叠栅电极8的远离基区的一侧对阻挡绝缘层11进行部分刻蚀。
[0133]步骤二十、如图55至56所示，在晶圆上方淀积淀积金属或重掺杂的多晶硅，使步骤十九中被刻蚀掉的阻挡绝缘层11完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极8以外部分至露出发射区3、集电区5、阻挡绝缘层11、基区4邻近发射区3、集电区5的两端、马鞍形导电层6的顶部和马鞍形隧穿绝缘层7的顶部，进一步形成折叠栅电极8用于连接器件单元之间的走线。
[0134]步骤二十一、如图57至59所示，在晶圆上方淀积绝缘介质，进一步形成阻挡绝缘层11 ο
[0135]步骤二十二、如图60至61所示，通过刻蚀工艺刻蚀掉位于发射区3和集电区5的上方的阻挡绝缘层11，形成发射极9和集电极10的通孔。
[0136]步骤二十三、如图62至63所示，在晶圆上方淀积金属，使步骤十六中所形成的发射极9和集电极10的通孔被完全填充，并通过刻蚀工艺形成发射极9和集电极10。
【权利要求】
1.内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:采用包含单晶硅衬底(I)和晶圆绝缘层⑵的SOI晶圆作为生成器件的衬底；发射区(3)、基区(4)和集电区(5)位于SOI晶圆的晶圆绝缘层(2)的上方；基区(4)具有凹槽形结构，位于发射区(3)与集电区(5)之间；发射极(9)位于发射区⑶的上方；集电极(10)位于集电区(5)的上方；马鞍形导电层￠)附着于基区(4)凹槽内壁和凹槽底部中间部分的上表面及两侧侧壁，具有马鞍形结构；马鞍形隧穿绝缘层(7)附着于马鞍形导电层(6)马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁，具有马鞍形结构；折叠栅电极(8)附着于马鞍形隧穿绝缘层(7)马鞍形内壁和马鞍形底部中间部分的上表面及两侧侧壁；阻挡绝缘层(11)为绝缘介质。
2.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:马鞍形导电层(6)、马鞍形隧穿绝缘层(7)和折叠栅电极(8)内嵌于基区(4)凹槽内，马鞍形导电层出)、马鞍形隧穿绝缘层(7)和折叠栅电极(8)的上表面不高于基区(4)凹槽两端顶部上表面。
3.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:马鞍形导电层出)、马鞍形隧穿绝缘层(7)和折叠栅电极(8)共同组成了内嵌折叠栅马鞍形绝缘隧穿增强晶体管的隧穿基极，当马鞍形隧穿绝缘层(7)在折叠栅电极(8)的控制下发生隧穿时，电流从折叠栅电极(8)经马鞍形隧穿绝缘层(7)流动到马鞍形导电层(6)，并为基区(4)供电。
4.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:马鞍形导电层(6)、马鞍形隧穿绝缘层(7)和折叠栅电极⑶均通过阻挡绝缘层(11)与发射区(3)、发射极(9)、集电区(5)和集电极(10)相互隔离；相邻的发射区(3)与集电区(5)之间通过阻挡绝缘层(11)隔离，相邻的发射极(9)与集电极(10)之间通过阻挡绝缘层(11)隔离。
5.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:马鞍形导电层(6)与基区(4)形成欧姆接触，马鞍形导电层(6)是金属材料或者是同基区(4)具有相同杂质类型的、且掺杂浓度大于119每立方厘米的半导体材料。
6.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:马鞍形隧穿绝缘层(7)为用于产生隧穿电流的绝缘材料层。
7.根据权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管，其特征在于:发射区⑶与基区⑷之间、集电区(5)与基区⑷之间具有相反杂质类型，且发射区(3)与发射极(9)之间形成欧姆接触，集电区(5)与集电极(10)之间形成欧姆接触。
8.一种如权利要求1所述的内嵌折叠栅马鞍形绝缘隧穿增强晶体管的单元及其阵列的制造方法，其特征在于:该工艺步骤如下: 步骤一、提供一个SOI晶圆，SOI晶圆的下方为SOI晶圆的单晶硅衬底(1)，SOI晶圆的中间为晶圆绝缘层(2)，通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，初步形成基区⑷； 步骤二、再次通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜进行掺杂，在晶圆上表面形成与步骤一中的杂质类型相反的、浓度不低于119每立方厘米的重掺杂区； 步骤三、通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛队列；步骤四、在晶圆上方淀积绝缘介质后平坦化表面至露出单晶硅薄膜，初步形成阻挡绝缘层(11); 步骤五、进一步通过光刻、刻蚀工艺在所提供的SOI晶圆上形成长方体状单晶硅孤岛阵列； 步骤六、在晶圆上方淀积绝缘介质后平坦化表面至露出发射区(3)、基区(4)和集电区(5)，进一步形成阻挡绝缘层(11); 步骤七、通过刻蚀工艺，在基区(4)的中间部分刻蚀出凹槽； 步骤八、在晶圆上方淀积金属或具有和基区(4)相同杂质类型的重掺杂的多晶硅，使步骤七中被刻蚀掉的基区(4)的中间部分所形成的凹槽完全被填充，平坦化表面至露出发射区(3)、集电区(4)、阻挡绝缘层(11)和基区(4)邻近发射区(3)、集电区(5)的两端，初步形成马鞍形导电层(6); 步骤九、通过刻蚀工艺，对晶圆表面基区两侧中间部分的阻挡绝缘层(11)进行刻蚀至露出晶圆绝缘层⑵； 步骤十、在晶圆上方淀积金属或具有和基区(4)相同杂质类型的重掺杂的多晶硅，使步骤九中阻挡绝缘层(11)被刻蚀掉的部分被完全填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于形成马鞍形导电层(6)以外的部分，露出发射区(3)、集电区(5)、阻挡绝缘层(11)和基区⑷邻近发射区(3)、集电区(5)的两端，进一步形成马鞍形导电层(6); 步骤十一、通过刻蚀工艺，对步骤十中所形成的马鞍形导电层￠)的中间部分进行部分刻蚀，进一步形成马鞍形导电层(6); 步骤十二、在晶圆上方淀积隧穿绝缘介质，使步骤十一中马鞍形导电层(6)被刻蚀掉部分被完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于形成马鞍形隧穿绝缘层(7)以外的部分，露出发射区(3)、集电区(5)、阻挡绝缘层(11)、基区⑷邻近发射区(3)、集电区(5)的两端和马鞍形导电层(6)的顶部，初步形成马鞍形隧穿绝缘层(7); 步骤十三、分别在位于基区两侧的马鞍形导电层(6)的远离基区的一侧对阻挡绝缘层(11)进行刻蚀至露出晶圆绝缘层(2); 步骤十四、在晶圆上方淀积隧穿绝缘层介质，使步骤十三中被刻蚀掉的阻挡绝缘层(11)完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成马鞍形隧穿绝缘层(7)以外部分至露出发射区(3)、集电区(5)、阻挡绝缘层(11)、基区⑷邻近发射区(3)、集电区(5)的两端和马鞍形导电层(6)的顶部，进一步形成马鞍形隧穿绝缘层(7); 步骤十五、通过刻蚀工艺，对步骤十中所形成的马鞍形隧穿绝缘层(7)的中间部分进行部分刻蚀，进一步形成马鞍形隧穿绝缘层(7);步骤十六、在晶圆上方淀积金属或重掺杂的多晶硅，使步骤十五中马鞍形隧穿绝缘层(7)被刻蚀掉部分完全被填充，平坦化表面至露出发射区(3)、集电区(5)、阻挡绝缘层(11)、基区⑷邻近发射区(3)、集电区(5)的两端、马鞍形导电层(6)的顶部和马鞍形隧穿绝缘层(7)的顶部，初步形成折叠栅电极(8); 步骤十七、分别在位于基区两侧的马鞍形隧穿绝缘层(7)的远离基区的一侧对阻挡绝缘层(11)进行刻蚀至露出晶圆绝缘层(2); 步骤十八、在晶圆上方淀积淀积金属或重掺杂的多晶硅，使步骤十七中被刻蚀掉的阻挡绝缘层(11)完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极(8)以外部分至露出发射区(3)、集电区(5)、阻挡绝缘层(11)、基区⑷邻近发射区(3)、集电区(5)的两端、马鞍形导电层(6)的顶部和马鞍形隧穿绝缘层(7)的顶部，进一步形成折叠栅电极⑶； 步骤十九、分别在位于基区两侧的折叠栅电极(8)的远离基区的一侧对阻挡绝缘层(11)进行部分刻蚀； 步骤二十、在晶圆上方淀积淀积金属或重掺杂的多晶硅，使步骤十九中被刻蚀掉的阻挡绝缘层(11)完全被填充，平坦化表面后再通过刻蚀工艺刻蚀掉用于生成折叠栅电极(8)以外部分至露出发射区(3)、集电区(5)、阻挡绝缘层(11)、基区⑷邻近发射区(3)、集电区(5)的两端、马鞍形导电层(6)的顶部和马鞍形隧穿绝缘层(7)的顶部，进一步形成折叠栅电极(8)用于连接器件单元之间的走线； 步骤二十一、在晶圆上方淀积绝缘介质，进一步形成阻挡绝缘层(11); 步骤二十二、通过刻蚀工艺刻蚀掉位于发射区(3)和集电区(5)的上方的阻挡绝缘层(11)，形成发射极(9)和集电极(10)的通孔； 步骤二十三、在晶圆上方淀积金属，使步骤十六中所形成的发射极(9)和集电极(10)的通孔被完全填充，并通过刻蚀工艺形成发射极(9)和集电极(10)。
【文档编号】H01L21/28GK104465736SQ201410742995
【公开日】2015年3月25日 申请日期:2014年12月8日 优先权日:2014年12月8日
【发明者】靳晓诗, 吴美乐, 刘溪, 揣荣岩 申请人:沈阳工业大学