一种双引线框架叠合设计半导体器件封装方法
【专利摘要】本发明公开了一种双引线框架叠合设计半导体器件封装方法，包括：提供第一引线框架；将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上；提供第二引线框架；将所述第二引线框架组装在所述第一引线框架之上；焊接导线，所述导线连接所述第二引线框架的第二芯片栅极管脚和所述第二芯片的栅极。本发明所述的双引线框架叠合设计半导体器件封装方法具有以下优点：一是提高了半导体器件的电流承载能力，且第二引线框架上的铜桥能够吸收芯片瞬时产生的热量；二是封装后的半导体器件可以方便地测量芯片表面到第一引线框架表面的高度；三是第一引线框架和第二引线框架的结合更加紧密，封装可靠度高。
【专利说明】一种双引线框架叠合设计半导体器件封装方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种双引线框架叠合设计半导体器件封装方法。
【背景技术】
[0002]随着半导体技术的发展，要求半导体器件的尺寸越来越小，功率越来越高，但是尺寸小、功率高引起的高电流、高热阻是困扰半导体器件的主要问题。为了解决这一问题，封装时采用双引线框架成为了越来越多的选择。现有技术中，用双引线框架封装半导体器件时会采用较多的导线进行连接，较多的导线会产生额外的热量，增加半导体器件的负担，且导线的电流承载能力有限，造成半导体器件的电流承载能力有限。且第一引线框架和第二引线框架叠合后，由于具有两层结合材，使得半导体器件的高度难以控制，且在后期质量管控阶段，第二引线框架的铜桥会阻挡视线，使得无法测量芯片表面到第一引线框架表面的高度，且两个弓I线框架的结合度较差。
【发明内容】
[0003]本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种双引线框架叠合设计半导体器件封装方法，该方法能够解决现有技术中采用双引线框架进行封装时，较多导线产生额外热量、半导体器件电流承载能力有限、无法测量芯片表面到第一引线框架表面的高度和两个引线框架的结合度较差的问题。
[0004]为达此目的，本发明采用以下技术方案:
[0005]一种双引线框架叠合设计半导体器件封装方法，包括:
[0006]提供第一引线框架，所述第一引线框架包括:
[0007]第一芯片座，用于倒装第一芯片，
[0008]至少一个第一芯片栅极管脚，所述第一芯片座上开设有一切口，所述第一芯片栅极管脚延伸至所述切口处，
[0009]第二芯片座，用于正装第二芯片，
[0010]至少一个第二芯片漏极管脚，所述第二芯片漏极管脚与所述第二芯片座连接，
[0011 ] 至少一个第二芯片栅极管脚，
[0012]第一引线框架外框，所述第一芯片座和所述第二芯片座分别通过至少一个连杆与所述第一引线框架外框连接，所述第一芯片栅极管脚、所述第二芯片漏极管脚和所述第二芯片栅极管脚分别与所述第一引线框架外框连接；
[0013]将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上，所述第一芯片座与所述第一芯片的源极连接，所述第一芯片栅极管脚与所述第一芯片的栅极连接，所述第二芯片座与所述第二芯片的漏极连接，所述第二芯片栅极管脚与第二芯片的栅极连接；
[0014]提供第二引线框架，所述第二引线框架包括:
[0015]铜桥，所述铜桥边缘设置有至少一个测量观测孔，所述测量观测孔内侧的铜桥上设置有至少一个溢流孔，
[0016]至少一个第二引线框架管脚，所述第二引线框架管脚与所述铜桥连接，
[0017]第二引线框架外框，所述第二引线框架管脚与所述第二引线框架外框连接；
[0018]将所述第二引线框架组装在所述第一引线框架之上，所述第二引线框架的铜桥连接所述第一芯片的漏极和所述第二芯片的源极；
[0019]焊接导线，所述导线连接所述第二引线框架的第二芯片栅极管脚和所述第二芯片的栅极。
[0020]进一步地，所述将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上包括:
[0021]在所述第一芯片座、所述第一芯片栅极管脚和所述第二芯片座之上制备导电结合材；
[0022]将所述第一芯片倒放在所述第一芯片座上的导电结合材之上，将所述第二芯片正放在所述第二芯片座上的导电结合材之上，
[0023]所述将所述第二引线框架组装在所述第一引线框架之上包括:
[0024]在所述第一芯片和所述第二芯片之上制备导电结合材，
[0025]将所述第二引线框架叠放在所述第一引线框架之上，
[0026]采用回流焊技术将所述第一芯片倒装在所述第一芯片座及所述第一芯片栅极管脚上，将所述第二芯片正装在所述第二芯片座上，并将所述第二引线框架组装在所述第一引线框架之上。
[0027]进一步地，所述将所述第二引线框架组装在所述第一引线框架之上之后，所述焊接导线之前还包括:
[0028]对将所述第二引线框架组装在所述第一引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。
[0029]进一步地，所述提供第一引线框架之前还包括:
[0030]对晶圆进行切割，以得到多个芯片，
[0031]所述提供第一引线框架具体包括:
[0032]提供第一引线框架组，所述第一引线框架组包括多排多列连接的所述第一引线框架，
[0033]所述提供第二引线框架具体包括:
[0034]提供第二引线框架组，所述第二引线框架组包括多排多列连接的所述第二引线框架，
[0035]所述焊接导线之后还包括:
[0036]对焊接导线之后得到的半导体器件进行注塑成型，形成注塑体；
[0037]沿着所述注塑体的边缘对注塑成型后的半导体器件进行切割分离。
[0038]进一步地，所述对焊接导线之后得到的半导体器件进行注塑成型之后，所述对注塑成型后的半导体器件进行切割分离之前还包括:
[0039]对注塑成型后的半导体器件进行第一烘烤和电镀，
[0040]所述对注塑成型后的半导体器件进行切割分离之后还包括:
[0041]对切割分离后的半导体器件进行第二烘烤、测试和包装。
[0042]本发明所述的双引线框架叠合设计半导体器件封装方法具有以下优点:一是利用第二引线框架上的铜桥直接将第一芯片的漏极和第二芯片的源极连接起来，用铜桥代替了导线，提高了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是通过铜桥上设置的测量观测孔可以方便地测量芯片表面到第一引线框架表面的高度；三是在组装第二引线框架时，第一引线框架上多余的结合材会通过溢流孔反爬至铜桥上表面，使得第一引线框架和第二引线框架的结合更加紧密，封装可靠度高，且成本低、封装质量好。
【专利附图】
【附图说明】
[0043]为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
[0044]图1是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法的流程图。
[0045]图2是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中的第一引线框架的结构图。
[0046]图3是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中的第二引线框架的结构图。
[0047]图4是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中经过注塑成型之后得到的半导体器件的结构图。
[0048]图5是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中封装完成后得到的半导体器件的结构图。
【具体实施方式】
[0049]为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过【具体实施方式】，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
[0050]实施例一:
[0051]图1是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法的流程图。如图1所示，该封装方法包括:
[0052]步骤101、对晶圆进行切割，以得到多个芯片。
[0053]本步骤中，对具有多个芯片的晶圆进行切割，得到多个芯片。
[0054]步骤102、提供第一引线框架组，第一引线框架组包括多排多列连接的第一引线框架。
[0055]图2是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中的第一引线框架的结构图。其中，上表面为第一引线框架和第二引线框架的接触面。如图2所示，第一引线框架包括:
[0056]第一芯片座201，用于倒装第一芯片。
[0057]封装时，第一芯片座与第一芯片的源极连接，封装完成后，第一芯片座即为封装后的半导体器件的第一芯片的源极。
[0058]至少一个第一芯片栅极管脚202。
[0059]第一芯片栅极管脚用于连接第一芯片的栅极，封装完成后，第一芯片栅极管脚即为封装后的半导体器件的第一芯片的栅极。
[0060]其中，第一芯片栅极管脚与第一芯片座断开。第一芯片座上开设有一切口，第一芯片栅极管脚延伸至切口处。且第一芯片栅极管脚的位置刚好对应于第一芯片的栅极位置。
[0061]第二芯片座203，用于正装第二芯片。
[0062]封装时，第二芯片座与第二芯片的漏极连接。
[0063]其中，第二芯片座与第一芯片座断开。
[0064]至少一个第二芯片漏极管脚204，第二芯片漏极管脚204与第二芯片座203连接。
[0065]封装完成后，第二芯片漏极管脚即为封装后的半导体器件的第二芯片的漏极。
[0066]至少一个第二芯片栅极管脚205。
[0067]第二芯片栅极管脚，用于连接第二芯片的栅极。封装完成后，第二芯片栅极管脚即为封装后的半导体器件的第二芯片的栅极。
[0068]其中，第二芯片栅极管脚与第二芯片座断开。
[0069]第一引线框架外框206,第一芯片座201和第二芯片座203分别通过至少一个连杆207和208与第一引线框架外框206连接，第一芯片栅极管脚202、第二芯片漏极管脚204和第二芯片栅极管脚205分别与第一引线框架外框206连接。
[0070]本步骤中，对包括多个第一引线框架的第一引线框架组操作，可以一次同时得到多个封装后的半导体器件。
[0071]步骤103、在第一芯片座、第一芯片栅极管脚和第二芯片座之上制备导电结合材。
[0072]本步骤中，利用点或刷的方式，将导电结合材涂在第一芯片座、第一芯片栅极管脚和第二芯片座之上。
[0073]其中，导电结合材可以是导电胶或焊锡膏。
[0074]步骤104、将第一芯片倒放在第一芯片座上的导电结合材之上，将第二芯片正放在第二芯片座上的导电结合材之上。
[0075]本步骤中，第一芯片倒放，S卩:第一芯片的漏极在上面，栅极和源极在下面；第二芯片正放，即:第二芯片的栅极和源极在上面，漏极在下面。
[0076]步骤105、在第一芯片和第二芯片之上制备导电结合材。
[0077]本步骤中，利用点或刷的方式，将导电结合材涂在第一芯片和第二芯片之上。
[0078]其中，导电结合材可以是导电胶或焊锡膏。
[0079]步骤106、提供第二引线框架组，第二引线框架组包括多排多列连接的第二引线框架。
[0080]图3是本发明实施例一提供的双引线框架叠合设计半导体器件封装方法中的第二引线框架的结构图。其中，上表面为第二引线框架与第一引线框架的接触面。如图3所示，第二引线框架包括:
[0081]铜桥301，铜桥301边缘设置有至少一个测量观测孔304。测量观测孔304内侧的铜桥上设置有至少一个溢流孔305。
[0082]至少一个第二引线框架管脚302，第二引线框架管脚302与铜桥301连接。
[0083]封装完成后，第二引线框架管脚即为第一芯片的漏极和第二芯片的源极。
[0084]第二引线框架外框303，第二引线框架管脚302与第二引线框架外框303连接。
[0085]其中，第一芯片栅极管脚、第二芯片漏极管脚、第二芯片栅极管脚、第一芯片座和第二芯片座的下表面可以均在同一平面上，第一芯片栅极管脚、第二芯片漏极管脚、第二芯片栅极管脚、第一芯片座和第二芯片座的上表面均在同一平面上，第二引线框架管脚靠近铜桥的部分向内弯曲，如图3中的206所示，使得当第二引线框架叠放在第一引线框架上时，第二引线框架管脚的下表面与第一芯片栅极管脚的下表面在同一平面上。
[0086]本步骤中，对包括多个第二引线框架的第二引线框架组操作，可以一次同时得到多个封装后的半导体器件。
[0087]步骤107、将第二引线框架叠放在第一引线框架之上。
[0088]本步骤中，将第二引线框架与第一芯片和第二芯片上的导电结合材接触。
[0089]步骤108、采用回流焊技术将第一芯片倒装在第一芯片座及第一芯片栅极管脚上，将第二芯片正装在第二芯片座上，并将第二引线框架组装在第一引线框架之上。
[0090]本步骤中，采用回流焊技术可以实现将第一芯片的源极与第一芯片座相连，第一芯片的栅极与第一芯片栅极管脚相连，第二芯片的漏极与第二芯片座相连，第二芯片的栅极与第二芯片栅极管脚相连。
[0091]步骤109、对将第二引线框架组装在第一引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。
[0092]本步骤中，经过清洗多余助焊剂之后，可以去除步骤108之后得到的半导体器件表面多余的助焊剂；经过等离子清洗，可以去除步骤108之后得到的半导体器件表面的污垢和油垢。
[0093]步骤110、焊接导线，导线连接第二引线框架的第二芯片栅极管脚和第二芯片的栅极。
[0094]本步骤中，焊接连接第二芯片栅极管脚和第二芯片的栅极的导线。
[0095]步骤111、对焊接导线之后得到的半导体器件进行注塑成型，形成注塑体。
[0096]本步骤中，可以通过注塑环氧树脂，如图4中401所示，其中，402为第二引线框架，403为第三引线框架，对其进行成型。注塑成型后，第一引线框架的下表面裸漏在外面。
[0097]步骤112、沿着注塑体的边缘对注塑成型后的半导体器件进行第一烘烤和电镀。
[0098]本步骤中，电镀半导体的各个管脚，使得后期与PCB板焊接时更加牢固保证了焊接可靠性。
[0099]步骤113、对电镀后的半导体器件进行切割分离。
[0100]本步骤中，切割分离是沿着环氧树脂的边缘对其进行切割，得到单个的封装后的半导体器件。
[0101]步骤114、对切割分离后的半导体器件进行第二烘烤、测试和包装。
[0102]本步骤完成后，得到的封装后的半导体器件如图5所示。
[0103]本发明实施例一所述的双引线框架叠合设计半导体器件封装方法具有以下优点:一是利用第二引线框架上的铜桥直接将第一芯片的漏极和第二芯片的源极连接起来，用铜桥代替了导线，增加了半导体器件的电流承载能力，且铜桥能够吸收芯片瞬时产生的热量；二是通过铜桥上设置的测量观测孔可以方便地测量芯片表面到第一引线框架表面的高度；三是在组装第二引线框架时，第一引线框架上多余的结合材会通过溢流孔反爬至铜桥上表面，使得第一引线框架和第二引线框架的结合更加紧密，且封装过程可靠性高、成本低、产品质量好；四是通过第一引线框架和第二引线框架的上、下两面均是平面，在封装过程中比较简单、便利，且封装后的半导体器件的各个管脚均在同一平面，便于后期的使用。
[0104]上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。
【权利要求】
1.一种双引线框架叠合设计半导体器件封装方法，其特征在于，包括: 提供第一引线框架，所述第一引线框架包括: 第一芯片座，用于倒装第一芯片， 至少一个第一芯片栅极管脚，所述第一芯片座上开设有一切口，所述第一芯片栅极管脚延伸至所述切口处， 第二芯片座，用于正装第二芯片， 至少一个第二芯片漏极管脚，所述第二芯片漏极管脚与所述第二芯片座连接， 至少一个第二芯片栅极管脚， 第一引线框架外框，所述第一芯片座和所述第二芯片座分别通过至少一个连杆与所述第一引线框架外框连接，所述第一芯片栅极管脚、所述第二芯片漏极管脚和所述第二芯片栅极管脚分别与所述第一引线框架外框连接； 将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上，所述第一芯片座与所述第一芯片的源极连接，所述第一芯片栅极管脚与所述第一芯片的栅极连接，所述第二芯片座与所述第二芯片的漏极连接，所述第二芯片栅极管脚与第二芯片的栅极连接； 提供第二引线框架，所述第二引线框架包括: 铜桥，所述铜桥边缘设置有至少一个测量观测孔，所述测量观测孔内侧的铜桥上设置有至少一个溢流孔， 至少一个第二引线框架管脚，所述第二引线框架管脚与所述铜桥连接， 第二引线框架外框，所述第二引线框架管脚与所述第二引线框架外框连接； 将所述第二引线框架组装在所述第一引线框架之上，所述第二引线框架的铜桥连接所述第一芯片的漏极和所述第二芯片的源极； 焊接导线，所述导线连接所述第二引线框架的第二芯片栅极管脚和所述第二芯片的栅极。
2.根据权利要求1所述的双引线框架叠合设计半导体器件封装方法，其特征在于，所述将第一芯片倒装在所述第一芯片座及第一芯片栅极管脚上，将第二芯片正装在所述第二芯片座上包括: 在所述第一芯片座、所述第一芯片栅极管脚和所述第二芯片座之上制备导电结合材；将所述第一芯片倒放在所述第一芯片座上的导电结合材之上，将所述第二芯片正放在所述第二芯片座上的导电结合材之上， 所述将所述第二引线框架组装在所述第一引线框架之上包括: 在所述第一芯片和所述第二芯片之上制备导电结合材， 将所述第二引线框架叠放在所述第一引线框架之上， 采用回流焊技术将所述第一芯片倒装在所述第一芯片座及所述第一芯片栅极管脚上，将所述第二芯片正装在所述第二芯片座上，并将所述第二引线框架组装在所述第一引线框架之上。
3.根据权利要求2所述的双引线框架叠合设计半导体器件封装方法，其特征在于，所述将所述第二引线框架组装在所述第一引线框架之上之后，所述焊接导线之前还包括: 对将所述第二引线框架组装在所述第一引线框架之上得到的半导体器件进行助焊剂清洗和等离子清洗。
4.根据权利要求1-3任一所述的双引线框架叠合设计半导体器件封装方法，其特征在于，所述提供第一引线框架之前还包括: 对晶圆进行切割，以得到多个芯片， 所述提供第一引线框架具体包括: 提供第一引线框架组，所述第一引线框架组包括多排多列连接的所述第一引线框架， 所述提供第二引线框架具体包括: 提供第二引线框架组，所述第二引线框架组包括多排多列连接的所述第二引线框架， 所述焊接导线之后还包括: 对焊接导线之后得到的半导体器件进行注塑成型，形成注塑体； 沿着所述注塑体的边缘对注塑成型后的半导体器件进行切割分离。
5.根据权利要求4所述的双引线框架叠合设计半导体器件封装方法，其特征在于，所述对焊接导线之后得到的半导体器件进行注塑成型之后，所述对注塑成型后的半导体器件进行切割分离之前还包括: 对注塑成型后的半导体器件进行第一烘烤和电镀， 所述对注塑成型后的半导体器件进行切割分离之后还包括: 对切割分离后的半导体器件进行第二烘烤、测试和包装。
【文档编号】H01L21/60GK104465423SQ201410745271
【公开日】2015年3月25日 申请日期:2014年12月8日 优先权日:2014年12月8日
【发明者】曹周, 敖利波 申请人:杰群电子科技（东莞）有限公司