包括邻近晶体管的集成结构的制作方法

技术特征：

1.一种集成结构，包括：

衬底；

第一MOS晶体管，覆在所述衬底之上并且包括通过第一栅极电介质与所述衬底分离的第一可控栅极区域；

第二MOS晶体管，邻近所述第一MOS晶体管并且包括通过所述第一栅极电介质与所述衬底分离的第二可控栅极区域；以及

公共传导区域，覆在第一可控栅极区域和第二可控栅极区域之上并且通过第二栅极电介质与所述第一可控栅极区域和所述第二可控栅极区域分离，所述公共传导区域包括定位在所述第一可控栅极区域和所述第二可控栅极区域的部分之上的连续元件以及从所述连续元件朝向所述衬底向下延伸直到所述第一栅极电介质的分支，所述分支被定位在所述第一可控栅极区域与所述第二可控栅极区域之间并且与所述第一可控栅极区域和所述第二可控栅极区域二者都间隔开，

其中所述第一可控栅极区域横向地延伸到所述公共传导区域的所述连续元件之外并且包括用于耦合至布置在所述第一可控栅极区域之上的第一金属轨部分的第一接触焊盘，以及其中所述第二可控栅极区域横向地延伸到所述公共传导区域的所述连续元件之外并且包括用于耦合至布置在所述第二可控栅极区域之上的第二金属轨部分的第二接触焊盘。

2.根据权利要求1所述的结构，其中所述第一可控栅极区域和所述第二可控栅极区域对准。

3.根据权利要求1所述的结构，其中到所述第一可控栅极区域和所述第二可控栅极区域的两个面对的轮廓的衬底上的正交突出不具有圆形部分。

4.根据权利要求1所述的结构，其中所述第二栅极电介质包括夹置在两个二氧化硅层之间的氮化硅层。

5.根据权利要求1所述的结构，其中所述第一可控栅极区域和所述第二可控栅极区域以及所述公共传导区域包括多晶硅。

6.根据权利要求1所述的结构，进一步包括与所述第一接触焊盘进行电接触的第一导电接触以及与所述第二接触焊盘进行电接触的第二导电接触，所述公共传导区域被定位在所述第一导电接触和所述第二导电接触之间。

7.根据权利要求6所述的结构，进一步包括与所述公共传导区域电接触的附加导电接触。

8.一种存储器设备，包括：

存储器平面，包含存储器单元的行和列，每个存储器单元包括耦合在一起的SRAM基本存储器单元和非易失性基本存储器单元；以及

控制器，被配置为管理所述存储器平面；

其中每个非易失性基本存储器单元包括浮置栅极晶体管；以及

其中每个SRAM基本存储器单元和/或所述控制器包括集成结构，所述集成结构包括：第一MOS晶体管，包括覆在第一栅极电介质之上的分离的第一可控栅极区域；第二MOS晶体管，邻近所述第一MOS晶体管并且包括覆在所述第一栅极电介质之上的第二可控栅极区域；以及公共传导区域，覆在第一可控栅极区域和第二可控栅极区域之上并且通过第二栅极电介质与所述第一可控栅极区域和所述第二可控栅极区域分离，所述公共传导区域包括定位在所述第一可控栅极区域和所述第二可控栅极区域的部分之上的连续元件以及从所述连续元件向下延伸直到所述第一栅极电介质的分支，所述分支被定位在所述第一可控栅极区域和所述第二可控栅极区域之间并且与所述第一可控栅极区域和所述第二可控栅极区域间隔开，

其中所述第一可控栅极区域横向地延伸到所述公共传导区域的所述连续元件之外并且包括用于耦合至布置在所述第一可控栅极区域之上的第一金属轨部分的第一接触焊盘，以及其中所述第二可控栅极区域横向地延伸到所述公共传导区域的所述连续元件之外并且包括用于耦合至布置在所述第二可控栅极区域之上的第二金属轨部分的第二接触焊盘。

9.根据权利要求8所述的设备，其中每个SRAM基本存储器单元包括所述集成结构。

10.根据权利要求9所述的设备，其中每个SRAM基本存储器单元包括两个交叉耦合的反相器，所述第一MOS晶体管和所述第二MOS晶体管形成所述交叉耦合的反相器的两个pMOS晶体管。

11.根据权利要求10所述的设备，其中所述集成结构的每个栅极区域横向地延伸到所述公共传导区域的所述连续元件之外，所述集成结构进一步包括与所述第一可控栅极区域进行电接触的第一导电接触焊盘、与所述第二可控栅极区域进行电接触的第二导电接触焊盘以及与所述公共传导区域进行电接触的第三导电接触焊盘，所述公共传导区域被定位在所述第一导电接触焊盘与所述第二导电接触焊盘之间。

12.根据权利要求11所述的设备，其中所述第三接触焊盘被连接到配置为提供电源电压或者地的参考电压节点。

13.根据权利要求8所述的设备，其中所述控制器包括所述集成结构。

14.根据权利要求13所述的设备，其中所述控制器包括解码器，所述解码器包括所述集成结构。

15.根据权利要求14所述的设备，其中所述解码器包括行解码器。

16.根据权利要求14所述的设备，其中所述解码器包括列解码器。

17.根据权利要求8所述的设备，其中每个存储器单元包括耦合在电源端与所述SRAM基本存储器单元之间的单个非易失性基本存储器单元，所述非易失性基本存储器单元的所述浮置栅极晶体管是可控的，使得在用于将存储在所述SRAM基本存储器单元中的数据编程到所述非易失性基本存储器单元中的操作期间所述浮置栅极晶体管被关断。

18.根据权利要求8所述的设备，其中每个存储器单元包括两个非易失性基本存储器单元，每个所述非易失性基本存储器单元包括浮置栅极晶体管，所述浮置栅极晶体管具有连接到电源端的第一传导电极和耦合到第一控制线的控制电极，所述非易失性基本存储器单元的所述浮置栅极晶体管的第二传导电极通过可控互连级被分别耦合到所述SRAM基本存储器单元的两个反相器的输出，所述浮置栅极晶体管是可控的，使得在用于将存储在所述SRAM基本存储器单元中的数据编程到所述非易失性基本存储器单元中的差异操作期间所述浮置栅极晶体管被关断。

19.一种制作集成结构的方法，所述方法包括：

在衬底之上形成第一栅极电介质；

在所述第一栅极电介质之上形成栅极材料的第一层；

刻蚀所述第一层以便在所述第一层中形成槽，所述槽在两个端部之间在第一方向上延伸；

在刻蚀的所述第一层之上以及在所述槽的侧壁上形成第二栅极电介质；

在所述第二栅极电介质之上形成所述栅极材料的第二层；以及

刻蚀所述栅极材料的所述第二层、所述第二电介质、栅极材料的所述第一层、以及所述第一电介质，其中轮廓具有在所述槽的两个端部之间与所述槽重叠的并且在与所述第一方向基本正交的第二方向上延伸的构成直线的部分，

其中所述方法形成用于两个MOS晶体管中的每个MOS晶体管的可控栅极区域，所述可控栅极区域覆在所述第一栅极电介质之上，其中所述方法还形成通过所述第二栅极电介质与所述可控栅极区域分离的栅极材料的附加区域，所述栅极材料的附加区域包括定位在所述可控栅极区域的部分之上的连续元件以及从所述连续元件朝向所述衬底向下延伸直到所述第一栅极电介质的分支，所述分支被定位在所述可控栅极区域之间并且与所述可控栅极区域均间隔开，

其中所述可控栅极区域的第一可控栅极区域横向地延伸到所述附加区域的所述连续元件之外并且包括用于耦合至布置在所述第一可控栅极区域之上的第一金属轨部分的第一接触焊盘，以及其中所述可控栅极区域的第二可控栅极区域横向地延伸到所述附加区域的所述连续元件之外并且包括用于耦合至布置在所述第二可控栅极区域之上的第二金属轨部分的第二接触焊盘。

20.根据权利要求19所述的方法，进一步包括：

刻蚀经刻蚀的所述栅极材料的所述第二层和经刻蚀的所述第二电介质，以便露出每个栅极区域的部分；以及

在所述栅极区域的露出的部分上形成导电接触焊盘。