选择性氧化层的制备方法、选择性氧化层和集成电路与流程

本发明涉及半导体制造技术领域，具体而言，涉及一种选择性氧化层的制备方法、一种选择性氧化层和一种集成电路。

背景技术：

在相关技术中，随着半导体器件尺寸缩小，器件间的隔离变得极为重要，LOCOS(Local Oxide，选择性氧化层)作为一种重要的器件隔离结构，被广泛应用于半导体器件的制造过程中。

但是，如图1所示，常规制作LOCOS(场氧化层2)的方法是基于一次成型的氮化硅掩膜和一次LOCOS(场氧化层2)生长工艺实现的，LOCOS(场氧化层2)生长过程中会钻入氮化硅掩膜的下方的硅衬底1中，从而造成工艺偏差，且采用常规方法制备的LOCOS(场氧化层2)的深度偏低，进而影响其隔离效果。

因此，如何设计一种选择性氧化层的制备方法以保证其隔离特性成为亟待解决的技术问题。

技术实现要素：

本发明正是基于上述技术问题至少之一，提出了一种新的选择性氧化层的制备方法、一种新的选择性氧化层和一种新的集成电路。

有鉴于此，本发明提出了一种选择性氧化层的制备方法，包括：在依次形成第一氧化层和图形化的第一氮化层的硅衬底上，形成第一场氧化层；以所述第一氮化层为掩膜，对所述第一氧化层进行刻蚀至暴露所述硅衬底为止，以及保留所述第一氮化层和所述硅衬底之间的第一氧化层；在完成刻蚀的硅衬底上形成第二氧化层，以及在所述第一氮化层上形成图形化的第二氮化层；在形成所述第二氮化层的硅衬底上形成第二场氧化层； 去除所述第一氮化层和所述第二氮化层，以完成所述选择性氧化层的制备。

在该技术方案中，通过在硅衬底上形成第一氧化层(第一层LOCOS)和第一氮化层后，继续形成第二氧化层和第二氮化层，以两层氮化层作为LOCOS掩膜，形成厚度较厚的LOCOS，同时有效降低了LOCOS生长过程中对氮化硅层下硅衬底的钻蚀和工艺偏差，有效地提高了LOCOS的深度，进而提升了LOCOS的隔离效果。

具体地，采用常规方法形成的LOCOS时，如设定第一氧化层的厚度为0.02微米，第一氮化层的厚度为0.15μm且水平宽度为2μm时，选择性氧化层的最终厚度为0.57μm，同时，其深度为0.3μm，源区之间的间距为1μm。相对地，采用本申请的制备方法形成上述第一氧化层和第一氮化层后，刻蚀掉除第一氮化硅下方以外的第一氧化层，继而形成第二氧化层(厚度小于或等于第一氧化层)，而后形成第二氮化层并再次进行盲刻，虽然氮化层的厚度与第一氮化层一致，但是此时，氮化层及其下方的关节结构(源区之间的区域)高于其两侧硅衬底，且氮化层根部的硅衬底有氮化硅包裹，这就有效降低了LOCOS生长过程中对氮化硅层下硅衬底的钻蚀和工艺偏差。

基于上述步骤形成的氮化硅掩膜后，进行第二次LOCOS生长，此时，选择性氧化层的最终厚度为0.57μm，但是，其深度值增大至0.4μm，且源区之间的间距提高至1.25μm，有效地提高了选择性氧化层的隔离特性。

在上述技术方案中，优选地，在通过选择性氧化工艺形成第一场氧化层前，包括以下具体步骤：通过热氧化工艺或化学气息淀积工艺在所述硅衬底上形成所述第一氧化层；在所述第一氧化层上，通过化学气相淀积形成氮化层，并对所述氮化层依次进行光刻和刻蚀处理以形成所述第一氮化层。

在上述技术方案中，优选地，形成第一场氧化层，包括以下具体步骤：通过选择性氧化工艺在无所述第一氮化层的区域形成所述第一场氧化层。

在该技术方案中，通过第一氮化层为掩膜，形成了第一场氧化层，其中，第一场氧化层向下腐蚀硅衬底以形成氧化硅，而在第一氮化层下方氧化速度慢，进而通过第一场氧化层提高了关节高度。

在上述技术方案中，优选地，在完成刻蚀的硅衬底上形成第二氧化层，包括以下具体步骤：通过热氧化工艺或化学气相淀积工艺在完成刻蚀的硅衬底上形成所述第二氧化层，其中，所述第二氧化层的厚度小于所述第一氧化层的厚度。

在该技术方案中，通过形成第二氧化层，为后续氮化层的淀积做好了结构准备，具体地，第二氧化层的厚度极低，有效地避免了氮化层和硅衬底直接接触而产生严重晶格不匹配的问题，提高了器件的结构可靠性。

在上述技术方案中，优选地，形成图形化的第二氮化层，包括以下具体步骤：通过化学气相淀积工艺在所述第一氮化层上形成第二氮化层；对所述第二氮化层进行光刻和刻蚀处理，以形成所述图形化的第二氮化层并暴露所述第二氧化层以及完成在所述第一氮化层的底部的氮化物填充。

在该技术方案中，通过在第一氮化层的基础上形成第二氮化层，实现了对氮化硅下关节结构的包覆，也即在后续第二场氧化层形成的过程中，有助于提高场氧化层的深度值和源区之间的距离值。

在上述技术方案中，优选地，形成第二场氧化层，包括以下具体步骤：通过选择性氧化工艺在所述第一场氧化层上方的区域形成所述第二场氧化层。

在该技术方案中，通过形成第二场氧化层，使得场氧化层的深度值更大，源区之间的距离值也更大，且生产过程简便，适用于进行批量生产。

在上述技术方案中，优选地，去除所述第一氮化层和所述第二氮化层，包括以下具体步骤：通过选择性刻蚀方法去除所述第一氮化层和所述第二氮化层。

在该技术方案中，通过选择性刻蚀方法去除第一氮化层和第二氮化层，可以有效去除氮化层，以避免场氧化层的厚度损失。

在上述技术方案中，优选地，所述的选择性氧化层的制备方法还包括以下具体步骤：通过选择性刻蚀方法去除所述第一氮化层的下方区域的第 一氧化层。

在该技术方案中，通过去除第一氮化层的下方区域的第一氧化层，完成了选择性氧化层的制备过程，减小了器件的源区之间的应力，进而提高了器件的结构可靠性。

根据本发明的另一方面，还提出了一种选择性氧化层，通过如上述任一项技术方案所述的选择性氧化层的制备方法制备而成。

根据本发明的再一方面，还提出了一种集成电路，包括：如上述技术方案所述的选择性氧化层。

通过以上技术方案，通过在硅衬底上形成第一氧化层(第一层LOCOS)和第一氮化层后，继续形成第二氧化层和第二氮化层，以两层氮化层作为LOCOS掩膜，形成厚度较厚的LOCOS，同时有效降低了LOCOS生长过程中对氮化硅层下硅衬底的钻蚀和工艺偏差，有效地提高了LOCOS的深度，进而提升了LOCOS的隔离效果。

附图说明

图1示出了相关技术中的选择性氧化层的剖面示意图；

图2至图8示出了根据本发明的实施例的选择性氧化层的制备过程的剖面示意图；

图9示出了根据本发明的实施例的选择性氧化层的制备方法的示意流程图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以通过其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

下面结合图1至图9，对根据本发明的实施例的选择性氧化层的制备 过程进行具体说明。

根据本发明的实施例的选择性氧化层的制备方法，包括：步骤902，在依次形成第一氧化层3和图形化的第一氮化层4的硅衬底1上，形成第一场氧化层2；步骤904，以所述第一氮化层4为掩膜，对所述第一氧化层3进行刻蚀至暴露所述硅衬底1为止，以及保留所述第一氮化层4和所述硅衬底1之间的第一氧化层3；步骤906，在完成刻蚀的硅衬底1上形成第二氧化层5，以及在所述第一氮化层4上形成图形化的第二氮化层6；步骤908，在形成所述第二氮化层6的硅衬底1上形成第二场氧化层2；步骤910，去除所述第一氮化层4和所述第二氮化层6，以完成所述选择性氧化层的制备。

在该技术方案中，通过在硅衬底1上形成第一氧化层3(第一层LOCOS)和第一氮化层4后，继续形成第二氧化层5和第二氮化层6，以两层氮化层作为LOCOS掩膜，形成厚度较厚的LOCOS，同时有效降低了LOCOS生长过程中对氮化硅层下硅衬底1的钻蚀和工艺偏差，有效地提高了LOCOS的深度，进而提升了LOCOS的隔离效果。

具体地，如图1所示，采用常规方法形成的LOCOS时，如设定第一氧化层3的厚度为0.02微米，第一氮化层4的厚度为0.15μm且水平宽度为2μm时，选择性氧化层的最终厚度为0.57μm，同时，其深度为0.3μm，源区之间的间距为1μm。相对地，采用本申请的制备方法形成上述第一氧化层3和第一氮化层4后，刻蚀掉除第一氮化硅下方以外的第一氧化层3，继而形成第二氧化层5(厚度小于或等于第一氧化层3)，而后形成第二氮化层6并再次进行盲刻，虽然氮化层的厚度与第一氮化层4一致，但是此时，氮化层及其下方的关节结构(源区之间的区域)高于其两侧硅衬底1，且氮化层根部的硅衬底1有氮化硅包裹，这就有效降低了LOCOS生长过程中对氮化硅层下硅衬底1的钻蚀和工艺偏差。

如图8所示，基于上述步骤形成的氮化硅掩膜后，进行第二次LOCOS生长，此时，选择性氧化层的最终厚度为0.57μm，但是，其深度值增大至0.4μm，且源区之间的间距提高至1.25μm，有效地提高了选择性氧化层的隔离特性。

在上述技术方案中，优选地，如图2所示，在通过选择性氧化工艺形成第一场氧化层2前，包括以下具体步骤：通过热氧化工艺或化学气息淀积工艺在所述硅衬底1上形成所述第一氧化层3；在所述第一氧化层3上，通过化学气相淀积形成氮化层，并对所述氮化层依次进行光刻和刻蚀处理以形成所述第一氮化层4。

在上述技术方案中，优选地，如图3所示，形成第一场氧化层2，包括以下具体步骤：通过选择性氧化工艺在无所述第一氮化层4的区域形成所述第一场氧化层2。

在该技术方案中，通过第一氮化层4为掩膜，形成了第一场氧化层2，其中，第一场氧化层2向下腐蚀硅衬底1以形成氧化硅，而在第一氮化层4下方氧化速度慢，进而通过第一场氧化层2提高了关节高度。

在上述技术方案中，优选地，如图4所示，在完成刻蚀的硅衬底1上形成第二氧化层5，包括以下具体步骤：通过热氧化工艺或化学气相淀积工艺在完成刻蚀的硅衬底1上形成所述第二氧化层5，其中，所述第二氧化层5的厚度小于所述第一氧化层3的厚度。

在该技术方案中，通过形成第二氧化层5，为后续氮化层的淀积做好了结构准备，具体地，第二氧化层5的厚度极低，有效地避免了氮化层和硅衬底1直接接触而产生严重晶格不匹配的问题，提高了器件的结构可靠性。

在上述技术方案中，优选地，如图2、图5和图6所示，形成图形化的第二氮化层6，包括以下具体步骤：通过化学气相淀积工艺在所述第一氮化层4上形成第二氮化层6；对所述第二氮化层6进行光刻和刻蚀处理，以形成所述图形化的第二氮化层6并暴露所述第二氧化层5以及完成在所述第一氮化层4的底部的氮化物填充。

在该技术方案中，通过在第一氮化层4的基础上形成第二氮化层6，实现了对氮化硅下关节结构的包覆，也即在后续第二场氧化层2形成的过程中，有助于提高场氧化层的深度值和源区之间的距离值。

在上述技术方案中，优选地，如图7所示，形成第二场氧化层2，包括以下具体步骤：通过选择性氧化工艺在所述第一场氧化层2上方的区域 形成所述第二场氧化层2。

在该技术方案中，通过形成第二场氧化层2，使得场氧化层的深度值更大，源区之间的距离值也更大，且生产过程简便，适用于进行批量生产。

在上述技术方案中，优选地，如图7和图8所示，去除所述第一氮化层4和所述第二氮化层6，包括以下具体步骤：通过选择性刻蚀方法去除所述第一氮化层4和所述第二氮化层6。

在该技术方案中，通过选择性刻蚀方法去除第一氮化层4和第二氮化层6，可以有效去除氮化层，以避免场氧化层的厚度损失。

在上述技术方案中，优选地，如图7和图8所示，所述的选择性氧化层的制备方法还包括以下具体步骤：通过选择性刻蚀方法去除所述第一氮化层4的下方区域的第一氧化层3。

在该技术方案中，通过去除第一氮化层4的下方区域的第一氧化层3，完成了选择性氧化层的制备过程，减小了器件的源区之间的应力，进而提高了器件的结构可靠性。

以上结合附图详细说明了本发明的技术方案，考虑到如何设计一种选择性氧化层的制备方法以保证其隔离特性的技术问题。因此，本发明提出了一种新的选择性氧化层的制备方法、一种新的选择性氧化层和一种新的集成电路，通过在硅衬底上形成第一氧化层(第一层LOCOS)和第一氮化层后，继续形成第二氧化层和第二氮化层，以两层氮化层作为LOCOS掩膜，形成厚度较厚的LOCOS，同时有效降低了LOCOS生长过程中对氮化硅层下硅衬底的钻蚀和工艺偏差，有效地提高了LOCOS的深度，进而提升了LOCOS的隔离效果。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。