倒装芯片及形成倒装芯片的方法与流程

本发明涉及半导体技术领域，尤其涉及一种倒装芯片(flip chip)及形成倒装芯片的方法。

背景技术：

在各种各样的文献中已经公开和讨论了使用有规律(regular)的成排凸块(inline-bumps)或交错凸块(stagger-bumps)的应用。请参考图1，图1是传统倒装芯片100的简化示意图。如图1所示，传统倒装芯片100仅使用有规律的成排凸块，因此传统倒装芯片100不适合非均匀功率域(non-uniform power domains)，如此导致差的电阻压降(IR drops)。

请参考图2，图2是另一种传统倒装芯片200的简化示意图。如图2所示，传统倒装芯片200仅使用有规律的交错凸块，因此传统倒装芯片200不适合非均匀功率域，如此导致差的电阻压降。

技术实现要素：

有鉴于此，本发明实施例提供了一种倒装芯片及形成倒装芯片的方法，能够与功率域相符、降低电阻压降以及在每个功率域具有最大的凸块数目。

本发明实施例提供了一种倒装芯片，包括：

非均匀功率域；以及

非均匀凸块图，所述非均匀凸块图由多个凸块形成并且匹配所述非均匀功率域。

其中，所述多个凸块中的第一部分排列成第一图形，所述多个凸块中的第二部分排列成第二图形，所述第一图形不同于所述第二图形。

其中，所述第一部分与所述第二部分不同，或者所述第一部分与所述第二部分部分相同。

其中，所述第一图形是由三个凸块形成的等边三角形，所述第二图形是由四个凸块形成的正方形。

其中，所述非均匀凸块图是由多个所述第一图形和多个所述第二图形形成。

其中，所述非均匀凸块图包括：所述第一图形和所述第二图形组合而成的图形。

其中，当所述倒装芯片内没有足够的凸块空间时，删除所述多个凸块中的至少一个凸块；

和/或者，删除在所述倒装芯片的边界之外的凸块；

和/或者，当所述多个凸块中存在与所述信号路线的距离在预设范围内的凸块时，偏移所述与信号路线的距离在预设范围内的凸块。

本发明实施例提供了一种倒装芯片，包括：

多个凸块，所述多个凸块中的第一部分排列成第一图形，所述多个凸块的第二部分排列成第二图形，所述第一图形不同于所述第二图形；

其中，所述第一图形是由三个凸块形成的等边三角形，所述第二图形是由四个凸块形成的正方形。

其中，所述第一部分与所述第二部分不同，或者所述第一部分与所述第二部分部分相同。

其中，进一步包括：由多个所述第一图形和多个所述第二图形形成的凸块图。

其中，所述凸块图包括：由所述第一图形和所述第二图形组合而成的图形。

其中，当所述倒装芯片内没有足够的凸块空间时，删除所述多个凸块中的至少一个凸块；

和/或者，删除在所述倒装芯片的边界之外的凸块；

和/或者，当所述多个凸块中存在与所述信号路线的距离在预设范围内的凸块时，偏移所述与信号路线的距离在预设范围内的凸块。

本发明实施例提供了一种形成倒装芯片的方法，所述倒装芯片包括：多个凸块，所述方法包括：

将所述多个凸块中的第一部分排列成第一图形；以及

将所述多个凸块中的第二部分排列成第二图形；

所述第一图形不同于所述第二图形，其中所述第一图形是由三个凸块排列成的等边三角形，所述第二图形是由四个凸块排列成的正方形。

其中，所述第一部分与所述第二部分不同，或者所述第一部分与所述第二部分部分相同。

其中，进一步包括：由多个所述第一图形和多个所述第二图形形成凸块图。

其中，所述凸块图包括：组合所述多个第一图形之一和所述多个第二图形之一而形成的图形。

其中，所述方法还包括：当所述倒装芯片内没有足够的凸块空间时，删除所述多个凸块中的至少一个凸块；

和/或者，删除在所述倒装芯片的边界之外的凸块；

和/或者，当所述多个凸块中存在与所述信号路线的距离在预设范围内的凸块时，偏移所述与信号路线的距离在预设范围内的凸块。

本发明实施例提供了一种形成倒装芯片的方法，包括：

形成非均匀功率域；以及

由多个凸块形成非均匀凸块图，以匹配所述非均匀功率域。

其中，进一步包括：

将所述多个凸块中的第一部分排列成第一图形；以及

将所述多个凸块中的第二部分排列成第二图形。

其中，所述第一部分与所述第二部分不同，或者所述第一部分与所述第二部分部分相同。

其中，所述第一图形是由三个凸块排列成的等边三角形，所述第二图形是由四个凸块排列成的正方形。

其中，进一步包括：

由多个所述第一图形和多个所述第二图形形成所述凸块图。

其中，所述凸块图包括：所述多个第一图形之一和所述多个第二图形之一组合而成的图形。

其中，所述方法还包括：当所述倒装芯片内没有足够的凸块空间时，删除所述多个凸块中的至少一个凸块；

和/或者，删除在所述倒装芯片的边界之外的凸块；

和/或者，当所述多个凸块中存在与所述信号路线的距离在预设范围内的凸块时，偏移所述与信号路线的距离在预设范围内的凸块。

本发明实施例的有益效果是：

本发明实施例，在倒装芯片内可以基于功率分布而非均匀放置凸块，因此相比于传统凸块图形，本发明实施例具有能够与功率域相符、降低电阻压降和在每个功率域均具有最大凸块数目的优点。

附图说明

图1是一种传统的倒装芯片100的简化示意图；

图2是另一种传统的倒装芯片200的简化示意图；

图3是根据本发明第一实施例的倒装芯片的简化示意图；

图4是第一图形、第二图形以及第一图形和第二图形的组合的简化示意图；

图5是根据本发明第二实施例的倒装芯片的简化示意图；

图6是根据图3和图5的倒装芯片，形成包含多个凸块的倒装芯片的方法的流程示意图；

图7是根据图3和图5中的倒装芯片，形成倒装芯片的方法的流程示意图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接连接至所述第二装置，或透过其它装置或连接手段间接地连接至所述第二装置。

请参考图3，图3是根据本发明第一实施例的倒装芯片500的简化示意图。其中，所述倒装芯片500可以应用于SOC(System on a Chip，片上系统)集成电路。如图3所示，倒装芯片500包括：多个凸块510，其中凸块510可以包括：电源凸块和接地凸块。凸块510中的一部分排列成第一图形，凸块510中的一部分排列成第二图形，其中第二图形不同于第一图形。倒装芯片500包括：由多个第一图形和多个第二图形形成的凸块图(bump map)，如图3中所示。请参考图4，图4是第一图形、第二图形以及第一图形和第二图形的组合(亦即等边三角形和正方形的组合)的简化示意图。如图4所示，第一图形可以是由三个凸块排列成的等边三角形520，第二图形可以是由四个凸块510排列成的正方形530。

如图3所示，倒装芯片500包括：非均匀功率域540、550以及由多个凸块510形成的与非均匀功率域540、550相符的非均匀凸块图。在这个实施例中，当没有足够的凸块空间时，删除了两个凸块511；由于在芯片边界外而删除了5个凸块512。如此，本发明在倒装芯片中，可以基于功率分布而非均匀放置凸块510。并且，相比于传统凸块图形，本发明实施例具有优点：与功率域相符、降低了电阻压降和在每个功率域具有最多的凸块数目。

请参考图5，图5是根据本发明第二实施例的倒装芯片的简化示意图。其中倒装芯片600可以应用于SOC集成电路。如图5所示，倒装芯片600包括：多个凸块610，其中凸块610可以包括：电源凸块和接地凸块。凸块610中的一部分排列成第一图形，凸块610中的一部分排列成第二图形，其中第一图形不同于第二图形。倒装芯片600包括：由多个第一图形和多个第二图形形成的凸块图，如图5所示。请参考图4，是第一图形、第二图形以及第一图形和第二图形的组合(亦即等边三角形和正方形的组合)的简化示意图。如图4所示，第一图形可以是由三个凸块610排列成的等边三角形620，第二图形可以是由四个凸块610排列成的正方形630。

如图5所示，倒装芯片600包括：非均匀功率域640、650，多个凸块610形成的符合非均匀功率域640、650的非均匀凸块图，以及信号路线(signal routing)660。在这个实施例中，类似于本发明的第一实施例，由于没有足够的凸块空间而删除了两个凸块(未示出)，并且由于在芯片边界外而删除了5个凸块(未示出)。另外，因为信号路线660接近(如距离在预设范围内)凸块611而将该凸块611偏移。如此，在本发明在倒装芯片600中，可以基于功率分布而非均匀放置凸块610。相比于传统凸块图形，本发明具有优点：与功率域相符、降低了电阻压降、偏移凸块以增强信号路线以及在每个功率域具有最多的凸块数目。

请参考图6，是根据以上实施例中的倒装芯片500、600，形成包含多个凸块的倒装芯片的方法的流程示意图。如果提供的结果实质上相同，那么图6中的步骤不需要按照图6中所示的精确顺序执行。在本发明实施例中，根据倒装芯片500、600的以上实施例的方法包括如下步骤：

步骤700：开始。

步骤702：以第一图形排列凸块中的一部分。

步骤704：以第二图形排列凸块中的一部分。其中第一图形不同于第二图形。其中第一图形可以是由三个凸块排列成的等边三角形，第二图形可以是由四个 凸块形成的正方形。

另外，以上方法可进一步包括：由多个第一图形和多个第二图形形成凸块图。以上方法也可进一步包括：当至少一个凸块没有足够的凸块空间时，删除所述至少一个凸块；或者，以上方法可进一步包括：当至少一个凸块在芯片边界外时，删除所述至少一个凸块；或者，以上方法可进一步包括：当信号路线接近至少一个凸块时，偏移所述至少一个凸块。

请参考图7，图7是根据以上实施例中的倒装芯片500、600，形成倒装芯片的方法的流程示意图。如果提供的结果实质上相同，那么图7中的步骤不需要按照图7中所示的精确顺序执行。在本发明中，按照倒装芯片的以上实施例的方法包括如下步骤：

步骤800：开始。

步骤802：形成非均匀功率域。

步骤804：由多个凸块形成匹配所述非均匀功率域的非均匀凸块图。

另外，以上方法可进一步包括：以第一图形排列凸块中的一部分；以第二图形排列凸块中的一部分；其中，第一图形不同于第二图形，并且第一图形可以是由三个凸块形成的等边三角形，第二图形可以是由四个凸块形成的正方形。以上方法可进一步包括：由多个第一图形和多个第二图形形成凸块图。此外，以上方法可进一步包括：当至少一个凸块没有足够的凸块空间时，删除所述至少一个凸块；或者，以上方法可进一步包括：当至少一个凸块在芯片边界外时，删除所述至少一个凸块。或者，以上方法可进一步包括：当信号路线接近至少一个凸块时，偏移所述至少一个凸块。

本发明在倒装芯片中，可以基于功率分布而非均匀放置凸块。相比于传统凸块图形，本发明具有优点：与功率域相符、降低了电阻压降、偏移凸块以加强信号路线以及在每个功率域中具有最多的凸块数目。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。