器件、封装结构及其形成方法与流程

本发明总体涉及半导体领域，更具体地，涉及半导体器件、封装结构及其形成方法。

背景技术：

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自于最小特征尺寸的不断减小，这使得在给定区域内集成更多的较小的组件。

这些更小的电子元件也需要比现有封装占用更小面积的较小的封装。半导体的一些较小封装类型包括四方扁平封装(QFP)、插针网格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)和叠层式封装(PoP)器件。叠层封装件(PoP)技术由于能够将集成电路更密集地集成至小的总封装中而变得越来越流行。在封装制造工艺中，形成连接件的开口发挥着关键作用。因此，用于封装结构的开口的临界尺寸在工业中引起注意。

技术实现要素：

根据本发明的一个方面，提供了一种器件，包括：管芯，由密封剂密封；导电结构，位于所述管芯旁边，其中所述导电结构包括在所述密封剂中的通孔，在所述通孔上面的再分布线层和在所述再分布线层上面的晶种层；以及介电层，在所述导电结构上面并且包括开口，其中所述开口暴露所述导电结构的表面，所述开口具有扇形侧壁，并且所述介电层的底面与所述开口的侧壁之间的夹角大于约60度。

优选地，所述开口暴露所述晶种层的部分。

优选地，所述开口暴露所述再分布线层的部分。

优选地，该器件还包括：连接件，形成在所述开口中。

优选地，该器件还包括：封装结构，电连接至所述连接件。

根据本发明的另一方面，提供了一种封装结构，包括：管芯，由密封剂密封；导电结构，位于所述管芯的旁边，其中，所述导电结构包括在所述密封剂中的通孔；以及介电层，在所述导电结构上面并且包括开口，其中，所述开口暴露所述导电结构的表面，所述开口具有扇形侧壁，并且所述介电层的底面与所述开口的侧壁之间的夹角大于约60度。

优选地，所述导电结构还包括在所述通孔上面的晶种层。

优选地，所述开口暴露所述通孔的部分。

优选地，所述开口暴露所述晶种层的部分。

优选地，所述开口还暴露了所述导电结构的侧壁的一部分。

优选地，该封装结构还包括：连接件，形成在所述开口中。

根据本发明的又一方面，提供了一种封装结构的制造方法，所述制造方法包括：提供由密封剂密封的管芯、在所述管芯旁边的导电结构以及在所述导电结构上面的介电层；通过激光钻孔工艺在所述介电层中形成开口，其中，所述开口暴露所述导电结构的表面；以及对所述开口执行蚀刻工艺。

优选地，所述蚀刻工艺包括等离子蚀刻工艺。

优选地，所述导电结构包括在所述密封剂中的通孔。

优选地，所述导电结构还包括在所述通孔上面的晶种层。

优选地，该制造方法还包括：在执行所述蚀刻工艺之后，去除被所述开口暴露的所述晶种层。

优选地，所述导电结构还包括在所述通孔上面的再分布线层。

优选地，所述导电结构还包括在所述再分布线层上面的晶种层。

优选地，该制造方法还包括：在执行所述蚀刻工艺之后，去除被所述开口暴露的所述晶种层。优选地，通过所述激光钻孔工艺和所述蚀刻工艺的至少一个，去除围绕在所述导电结构的顶部周围的所述密封剂。

附图说明

图1是根据一些实施例的示出封装结构的制造方法的流程图。

图2A至图2F是根据一些实施例的示出封装结构的制造方法的示意图。

图3A和图3B是分别示出图2C和图2D的开口的示意性顶视图。

图4A和图4B是根据一些实施例的示出封装结构的示意图。

图5A至图5B是根据一些实施例的示出封装结构的示意图。

图6A至图6B是根据一些实施例的示出封装结构的示意图。

图7A至图7B是根据一些实施例的示出封装结构的示意图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

图1是示出根据一些实施例的封装结构的制造方法的流程图。图2A至图2F是示出根据一些实施例的封装结构的制造方法的示意图。图3A和图3B是分别示出图2C和图2D的开口的示意性顶视图。

首先，参考图1，图1A和图2B，在步骤S10中，提供了管芯102，一 个或多个导电结构104和介电层112。管芯102由密封剂106密封，导电结构104形成在管芯102旁边，并且介电层102形成且覆盖在导电结构104的上面。在一些实施例中，管芯102由导电结构104环绕。在一些实施例中，管芯102可以是用于具体应用的任何合适的集成电路。例如，管芯102可以是存储器芯片，诸如DRAM、SRAM、NVRAM或逻辑电路。虽然在图2A至2F中示出了一个管芯102，但可以由密封剂106密封多个管芯。在一些实施例中，导电结构104包括在密封剂106中的通孔104a，在通孔104a上面的再分布线(line)层104b和在再分布线层104b上面的晶种层104c。通孔104a和再分布线层104b的材料包括诸如铜、镍、焊料或它们的组合的金属。在可选的实施例中，导电结构104包括阻挡层，诸如位于通孔104a的侧壁的Ti、TiN、Ta、TaN层。晶种层104c包括铜或钛。再分布线层104a和晶种层104c是可选的，并且将在下面实施例中描述其细节。再分布线层110a和110b形成在管芯102的两侧面上方以允许例如不同的引脚配置以及较大的电连接。类似地，再分布线层104a和110b形成在通孔104a的两侧面(例如，上侧面和下侧面)上方。再分布线层104b、110a和110b形成在介电层118和120中以与其他部件绝缘。在一些实施例中，导电结构104的通孔104a进一步延伸至介电层118内。在一些实施例中，多个凸块下金属化(UBM)层107形成且覆盖在再分布线层110b的顶层上，并且诸如焊料球的多个连接件108形成在UBM层107的表面上方。导电结构104提供连接件108和位于相对端的连接件(图2A中未示出)之间的电连接。

密封剂106密封管芯102以防止管芯102受到环境和外界污染。密封剂106的材料包括模塑化合物材料(包括树脂和填充物、诸如聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)的感光材料或它们的任意组合等)。在可选的实施例中，密封剂106可以由氮化物(诸如氮化硅)、氧化物(诸如氧化硅)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)或它们的任意组合等组成。

在一些实施例中，介电层112包括例如介电层112a和介电层112b。然而，在可选的实施例中，可以省略介电层112b。换句话说，在可选的实施 例中的介电层112具有单层结构，诸如图2A中示出的介电层112a。在一些实施例中，介电层112a覆盖导电结构104，并且介电层112还形成在管芯102上面。即，介电层112同时覆盖导电结构104的晶种层104c的顶部和在管芯102上面的再分布线层的顶部。

在一些实施例中，介电层112a形成在载体(未示出)上方，介电层118形成在介电层112a上方，然后晶种层104c和再分布线层104b顺序形成在介电层118中，同时再分布线层110a形成在介电层118中。然后，通孔104a通过光刻、镀法和蚀刻工艺形成在再分布层104b上面。之后，管芯102通过管芯附着膜(DAF)103放置在载体上并且密封剂106形成在载体上方以密封管芯102。然后，在一些实施例中，通过激光开口和镀法工艺，通孔104a穿过密封剂106形成。在再分布线层110b、UBM层107和连接件108形成在载体上方之后，封装件被翻转并且从载体处剥离。介电层112a由诸如聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)或它们的任意组合等的感光材料组成，可以很容易地使用光刻掩模来图案化这类感光材料。在可选的实施例中，介电层112a可以由氮化物(诸如氮化硅)、氧化物(诸如氧化硅)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)或它们的组合等组成。介电层112a由诸如旋涂、层压、沉积等合适的制造技术来形成。介电层112a的厚度例如在5um至15um的范围内。

在一些实施例中，如图2B所示，介电层112b可选地形成在介电层112a上方。在一些实施例中，介电层112b用于激光标记或翘曲抑制的目的并且包括基于聚合物的材料。介电层112b由诸如旋涂、层压、沉积等合适的制造技术形成。介电层112b的厚度，例如，在20um至40um的范围内。

然后，参考图1和图2C，在步骤S20中，一个或多个开口114通过激光钻孔工艺LDP形成在介电层112中。开口114分别暴露导电结构104的表面。在一些实施例中，开口114暴露例如导电结构104的晶种层104c。在一些实施例中，激光钻孔工艺LDP去除介电层112中大于5um的的厚度。通过激光钻孔工艺LDP形成的开口114具有例如碗形。也就是说，开口114的底面积小于开口114的顶面积。具体来说，第一夹角θ1形成在介 电层112的底面113和开口114的侧壁114a之间。在一些实施例中，第一夹角θ1是形成在介电层112a的底面113和位于介电层112a中的开口114的侧壁114a之间的夹角。第一夹角θ1可以从15至50度。例如，第一个夹角θ1可以是但不限于约15度、20度、25度、30度、35度、40度、45度、50度，θ1包括在上述任意两个值之间的任何范围和超过上述任意一个值的任何一个范围。开口114的底部114b的直径d2小于开口114的顶部的直径d1。例如，开口114的顶部的直径d1是80um至100um，开口114的底部114b的直径d1是70um至90um，并且开口114的侧壁114a从内侧至外侧延伸了距离d’。即，在开口114的顶部的直径d1和开口114的底部114b的直径d2之间有显著差异。另外，多个孔和残留物116通过激光钻孔工艺LDP形成在开口114的侧壁114a上。因此，开口114的侧壁不光滑并且114a具有第一粗糙度Ra1。如图3A所示，开口114的顶视图有不均匀和不光滑的边缘，并且在侧壁114a上有多个孔和残留物116。也就是说，开口114有不良的侧壁形状。

之后，参考图1和图2D，在步骤S30中，对开口114执行蚀刻工艺EP。因此，增加了导电结构104的暴露的表面。在一些实施例中，蚀刻工艺EP包括干蚀刻工艺或湿蚀刻工艺。干蚀刻工艺是离子蚀刻工艺，其使用包括诸如O₂的氧基气体、Ar、N₂、CF₄和NH₃中的至少一种的混合气体。湿蚀刻工艺是清洗工艺。蚀刻工艺EP主要用于蚀刻开口114的侧壁114a。蚀刻工艺EP横向蚀刻开口114的侧壁114a，以向外扩大开口114。具体来说，在进行蚀刻工艺EP之后，第二夹角θ2形成在介电层112的底面113和开口114的侧壁114a之间，并且开口114的侧壁114a变得更陡。在一些实施例中，第二夹角θ2是形成在介电层112a的底面113和位于介电层112a中的开口114的侧壁114a之间的夹角。第二夹角θ2大于第一夹角θ1，并且第二夹角θ2大于约60度。第二夹角θ2可以从65度至90度。在一些实施例中，侧壁114a的第二夹角θ2可以是例如但不限于65度、70度、75度、80度、85度、90度，θ2包括在上述任意两个值之间的任何范围和超过上述任意一个值的任何一个范围。

底部114b直径d2和开口114的顶部直径d1基本上彼此接近。因此， 与在图2C中通过激光钻孔工艺LDP形成的开口114相比，图2D中的开口114暴露了导电结构104的较大区域。例如，开口114的顶部的直径d1和开口114的底部114b的直径d2分别在80um至100um的范围内，因此开口114的侧壁114a从内侧至外侧延伸的距离d’被减小至小于2um。此外，蚀刻工艺EP去除通过激光钻孔工艺LDP而形成在开口114中的残留物116，并且蚀刻开口114的侧壁114a，以显著减小在开口114的侧壁114a上的孔和残留物的数量，使得开口114的侧壁114a具有小于第一粗糙度Ra1的粗糙度Ra2。在一些实施例中，开口114具有扇形侧壁114a。此外，开口114的顶视图有较大的临界尺寸和无侧壁变形的光滑边缘，如图3B所示。应当理解，与通过光刻或其他工艺形成的开口相比，由于开口114首先由激光钻孔工艺LDP形成，开口114具有源于激光钻孔工艺LDP的边缘轮廓，并且是稍微不光滑和不可重复的边缘。

其次，参考图2E，在一些实施例中，在进行蚀刻工艺EP后，由开口114暴露的晶种层104c被进一步去除。因此，再分布层104b的顶面由开口114暴露并且其上不具有晶种层104c，因此，晶种层104c位于再分线层104b的部分上。去除晶种层104c的方法是诸如等离子蚀刻工艺的干蚀刻工艺。

如图2E所示，可被称为底层封装结构的封装结构100包括由密封剂106密封的管芯102，在管芯102旁边的导电结构104和其中具有开口114的介电层112。开口114具有合适的临界尺寸，因此暴露导电结构104的顶部的较大面积。开口114的侧壁114a是扇形侧壁。形成在介电层112的底面113和开口114的侧壁114a之间的夹角θ2大于约例如60度。

其次，参考图2F，在一些实施例中，封装结构100通过开口114进一步电连接至另一个封装结构200。在该步骤中，对齐封装结构200，使得顶部封装结构104的连接件214被放置在底部封装结构100的导电结构104的顶部上。之后，形成的封装结构被回流焊以在顶部封装结构100的导电结构104和顶部封装结构200的连接件214之间形成连接。在一些实施例中，使用感应回流焊工艺来进行回流焊。在其他实施例中，然而，也可使用其他回流工艺。其结果是如图2F所示的PoP器件300。

如图2F所示，另一个封装结构200，其可以是顶部封装结构，具有衬 底204。管芯202被安装在衬底204的表面上，其可以是衬底的顶面204。在一些实施例中，管芯202是用于特定应用的任何合适的集成电路芯片。接合引线208用于提供管芯202和一组导电连接件206(诸如位于衬底204的同一表面上的接合焊盘，该表面可以是衬底204的顶面)之间的电连接。通孔(未示出)可以用于提供导电连接件206和另一组导电连接件212(诸如，位于衬底204的相对表面上的接合焊盘，该表面也可以是衬底204的底面)之间的电连接。密封剂210形成在各部件上方以保护各部件免受环境和外部的污染。诸如焊料球214的多个连接件在衬底204的底面上形成。连接件214用于连接至另一个封装结构，诸如底部封装结构100。连接件214附接至连接件212(其可以是位于衬底204底部上的接合焊盘)。

封装结构110和封装接合200电连接以形成如图2F所示的叠层封装(PoP)器件300。一组连接件，诸如连接件214被布置在封装结构100的顶面上。连接件214可以称为PoP连接件，根据底部封装结构100的导电结构104的位置来布置。

此外，其他的常见工艺可以用来完成该器件。例如，封装结构附接至另一个衬底，诸如印刷电路板(PCB)、高密度互连件、硅衬底、有机衬底、陶瓷衬底、电介质衬底、层压衬底、另一半导体封装结构等。

在上述实施例中，首先通过执行激光钻孔工艺LDP形成开口114，然后开口114的侧壁114a受到蚀刻工艺EP处理。蚀刻工艺EP去除在侧壁114a上、由激光钻孔工艺LDP工艺形成的残余物114a，并且横向蚀刻开口114的侧壁114a，以向外扩展开口114并且增加介电层112的底面113和开口114的侧壁114a之间夹角θ2。由于夹角θ2增加至大于约60度，开口114的底部114b的直径d2和顶部的直径d1变得彼此接近。因此，形成的开口114具有较平滑的边缘以及较大的临界尺寸，例如80um至100um，而无侧壁变形。因此，蚀刻工艺EP改善了开口变形的问题，这种问题是由于当激光钻孔工艺LDP用于形成开口时开口的临界尺寸的增加而导致。由于形成的开口114具有期望的临界尺寸和好的轮廓，封装结构100的导电结构104可以被适当地暴露。因此，当将封装结构100与诸如封装结构200的器件连接时，封装结构200的连接件214可以适当地填充在具 有较大尺寸的良好轮廓的开口114中，并且封装结构100的导电结构104与封装结构200的连接件214良好接触。结果，在两个封装结构100和200之间的电连接是良好的和可靠的，因此通过堆叠两个封装结构100和200而形成的器件300具有良好的电连接和更好的可靠性。

上述实施例示出了去除由开口114而暴露的晶种层104c的实例。然而，本发明不限制于此。在一些实施例中，如图4A所示，保留了晶种层104c。即，在一些实施例中形成的封装结构100a中，开口114暴露了导电结构104的晶种层104c。因此，如图4B所示，当通过连接封装结构100a和封装结构200形成PoP器件300a时，封装结构200的连接件214通过晶种层104c接合至导电结构104。

在一些实施例中，如图5A所示，导电机构104的顶部不包括图2A中示出的再分布线层104b。即，在形成在一些实施例中的封装结构100b中，导电结构104包括通孔104a和在通孔104a上面的晶种层104c。类似地，在管芯102上面没有再分布线层。此外，在对开口114执行蚀刻工艺EP之后，由开口114暴露的晶种层104c被去除。因此，封装结构100b中的开口114暴露通孔104a。因此，如图5B所示，当通过连接封装结构100b和封装结构200形成PoP器件300b时，封装结构200的连接件214与通孔104a直接接触。换句话说，封装结构200直接连接在封装结构100b的通孔104a上。在可选的实施例(未示出)中，导电结构104可以包括通孔104a，而不包括图5A和图5B中示出的晶种层104c。

上述实施例示出了开口114暴露导电结构104的部分顶面的实例，即，开口114的底部面积基本上小于导电结构104的顶部面积。然而，应当注意，本公开不限于此。在一些实施例中，如图6A所示，在形成开口114的工艺中，激光钻孔工艺LDP和蚀刻工艺EP中的至少一个去除围绕在导电结构104顶部周围的密封剂106，以暴露导电结构104的上侧壁105。换句话说，在形成在一些实施例的封装结构100c中，开口114的尺寸大于导电结构104的尺寸，其中导电结构104的边缘和开口114的侧壁114a之间的距离d在5um至20um的范围内。在一些实施例中，导电结构104包括例如通孔104a。因此，通孔104a的上侧壁105和整个顶面被暴露。因此， 如图6B所示，当通过连接封装结构100c和封装结构200而形成PoP器件300c时，封装结构200的连接件214与封装结构100c的通孔104a直接接触。例如，连接件214与通孔104a的顶面和上侧壁105直接接触。换句话说，封装结构200直接连接在封装结构100b的通孔104a上。在一些实施例中，如图7A所示，在封装结构100d中，通孔104a还具有位于其上方的晶种层104c，使得开口114暴露通孔104a的晶种层104c和上侧壁105。因此，如图7B所示，当通过连接封装结构100d和封装结构200而形成PoP器件300d时，封装结构200的连接件214通过晶种层104c与通孔104a直接接触。即，连接件214与封装结构100d的晶种层104c的顶面和通孔104a的侧壁105接触。

在上述实施例中，通过顺序执行激光钻孔工艺和蚀刻工艺在介电层中形成开口，使得开口的侧壁具有小的粗糙度，并且介电层的顶面和开口的侧壁之间的夹角大于约60度。因此，开口具有较大的临界尺寸，例如，80um至100um，以及无侧壁变形的平滑边缘。因此，蚀刻工艺改善了开口变形的问题，这种问题是由于使用激光钻孔工艺形成开口时开口的临界尺寸的增大而导致的。由于形成的开口具有期望的临界尺寸和良好的轮廓，封装结构中被开口暴露的导电结构与诸如封装结构的另一个器件的连接件良好接触。结果，在封装件和另一个器件之间的电连接是良好的和可靠地，并且通过堆叠封装件和另一个器件而形成的器件具有良好的电连接和可靠性。此外，将激光打孔工艺和蚀刻工艺用于封装工艺以形成开口不会显著改变制造步骤或大大增加了生产成本，并且具有较大临界尺寸的开口的产量显著提高。

一种器件包括由密封剂密封的管芯、在管芯旁边的导电结构和在导电结构上面的介电层。导电结构包括在密封剂中的通孔、在通孔上面的再分布线层和在再分布线层上面的晶种层。介电层包括开口，其中开口暴露导电结构的表面，开口具有扇形侧壁，并且在介电层的底面和开口的侧壁之间的夹角大于60度。

一种封装结构包括由密封剂密封的管芯、在管芯旁边的导电结构和在导电结构上的介电层。导电结构包括在密封剂中的通孔。介电层包括开口， 其中开口暴露导电结构的表面，开口具有扇形侧壁，并且介电层的底面与开口的侧壁之间的夹角大于约60度。

一种封装结构的制造方法包括下列方面。提供由密封剂密封的管芯、在管芯旁边的导电结构和在导电结构上面的介电层。通过激光钻孔工艺在介电层中形成开口，其中开口暴露导电结构的表面。对开口执行蚀刻工艺。

尽管已经详细描述了本发明的一些实施例和它们的优点，但是应该理解，在不背离通过所附权利要求限定的本发明的精神和范围内可以对本发明作出各种变化、替换、和修改。例如，本领域普通技术人员应该理解，在保持本发明的范围内的情况下，可以改变本文描述的多个特征、功能、工艺、和材料。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本发明中理解，根据本发明，可以利用现有的或今后将被开发的、执行与本文所述的对应实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在包括在这样的工艺、机械、制造和物质、手段、方法和步骤内。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。