半导体结构、半导体器件、芯片结构及其形成方法与流程

本发明涉及半导体制造领域，特别涉及一种半导体结构、半导体器件、芯片结构及其形成方法。

背景技术：

图像传感器依据其采用的原理可以分为电荷耦合装置(Charge-Coupled Device,CCD)以及互补型金属氧化物半导体装置(Complementary Metal Oxide Semiconductor,CMOS)。其中CMOS图像传感器是采用传统的CMOS电路工艺制作，因此可以将感光元件与其所需要的电路元件加以整合，从而使得CMOS图像传感器具有更广泛的应用前景。

传统CMOS图像传感器中，感光元件是位于电路元件的后方，因此光线需要经过电路层(包括电路元件)才能达到感光层(包括感光元件)，光线在传播过程中容易受到电路元件的影响，因此影响了感测灵敏度。而背照式CMOS图像传感器则是通过将感光层的元件调转方向，使得光线从器件背面直射进去，让光线首先进入感光层，避免了光线在电路层的吸收和反射，增大感光量，进而显著的提高了光的效能，大大改善了低光照条件下CMOS图像传感器的感光效果。因此背照式CMOS图像传感器具有更高的灵敏度和信噪比。如今越来越多的CMOS图像传感器是背照式CMOS图像传感器。

由于改变了光线的入射方式，与传统CMOS图像传感器相比，背照式CMOS图像传感器的制造过程有多步特殊的工艺，例如，在器件工艺流程完成以后，在进行晶圆的切割(dicing)工艺之前，需要对晶圆背面进行减薄处理以提高光线的入射率。在对晶圆进行减薄处理后，对晶圆进行切片以获得单个芯片。

但是现有技术对晶圆进行切片容易使芯片受到损伤，影响芯片性能，降低芯片制造良品率。

技术实现要素：

本发明解决的问题是提供一种半导体结构、半导体器件、芯片结构及其形成方法，以尽量减少晶圆切割过程中芯片受到的损伤。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供操作晶圆，所述操作晶圆表面键合有功能晶圆，所述功能晶圆内形成有多个芯片以及位于芯片之间的切割道；

所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作晶圆的第一面以及远离所述操作晶圆的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；

在所述功能层内形成围绕所述功能区域的隔离沟槽，所述隔离沟槽底部露出所述电路层的第二面。

可选的，所述功能区内形成的半导体元件为CMOS图像传感器。

可选的，在所述功能层内形成围绕所述功能区域的隔离沟槽的步骤包括：形成所述隔离沟槽的宽度为50微米到180微米。

可选的，所述功能区域的形状为方形；在所述功能层内形成围绕所述功能区域的隔离沟槽的步骤包括：所述隔离沟槽的形状为围绕方形的所述功能区域的方环形。

可选的，在所述功能层内形成围绕所述功能区域的隔离沟槽的步骤包括：采用干法刻蚀的方式在所述功能层内形成围绕所述功能区域的隔离沟槽。

可选的，所述功能晶圆包括与所述操作晶圆键合的键合面，提供操作晶圆的步骤之前，所述形成方法还包括：在所述功能晶圆的键合面上形成键合层；所述功能晶圆与所述操作晶圆通过所述键合层键合连接。

可选的，在所述功能晶圆表面形成键合层的步骤包括：形成材料为氧化硅的键合层。

此外，本发明还提供一种半导体器件的形成方法，包括：

本发明所提供的半导体结构的形成方法；

在所述隔离沟槽底部形成连接通孔，所述连接通孔形成于所述电路层内且底部露出所述电路层内的连接金属层；

在所述连接通孔内形成导电材料，在所述连接通孔底部形成引线垫。

可选的，在所述隔离沟槽底部形成连接通孔的步骤包括：采用掩模干法刻蚀的方式在所述隔离沟槽底部形成连接通孔。

可选的，向所述连接通孔内形成导电材料的步骤包括：所述导电材料包括铝或铜。

进一步，本发明还提供一种芯片结构的形成方法，包括：

本发明所提供的半导体器件的形成方法；

沿所述切割道切割功能晶圆，以获得单个芯片结构。

相应的，本发明还提供一种半导体结构，包括：

操作晶圆；

与所述操作晶圆键合连接的功能晶圆，所述功能晶圆内形成有多个芯片以及位于芯片之间的切割道，所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作晶圆的第一面以及远离所述操作晶圆的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；

围绕所述功能区域的隔离沟槽，所述隔离沟槽位于所述功能层内，底部露出所述电路层的第二面。

可选的，所述功能区域内形成的半导体元件为CMOS图像传感器。

可选的，所述隔离沟槽的宽度为50微米到180微米。

可选的，所述半导体结构还包括：位于所述操作晶圆和所述功能晶圆之间的键合层，所述功能晶圆与所述操作晶圆通过所述键合层键合连接。

可选的，所述键合层材料为氧化硅。

此外，本发明还提供一种半导体器件，包括：

本发明所提供的半导体结构；

位于所述隔离沟槽底部的连接通孔，所述连接通孔形成于所述电路层内，底部露出所述电路层内的连接金属层；

形成于所述连接通孔底部的引线垫。

进一步，本发明还提供一种芯片结构，包括：

操作衬底；位于所述操作衬底上的芯片，所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作衬底的第一面以及远离所述操作衬底的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；

位于所述功能层内且围绕所述功能区域的隔离沟槽，所述隔离沟槽的底部露出所述电路层的第二面；

位于所述隔离沟槽底部的连接通孔，所述连接通孔形成于所述电路层内且底部露出所述电路层内的连接金属层；

位于所述连接通孔底部的引线垫。

可选的，所述功能区域内形成的半导体元件为CMOS图像传感器。

可选的，所述隔离沟槽的宽度为50微米到180微米。

与现有技术相比，本发明的技术方案具有以下优点：

本发明通过在功能层内设置围绕所述功能区域的隔离沟槽，将形成有半导体器件的功能区域与进行切割的切割道分开，在晶圆切割时减小了切割应力经相邻引线垫之间的区域扩散进入功能区域的问题，从而减小了切割应力对芯片性能造成的影响，进而避免了晶圆切割对功能区域半导体器件的损伤，提高了所获得的芯片的性能，提高了制造半导体器件的良品率。

附图说明

图1和图2是现有技术中一种芯片结构的示意图；

图3至图9是本发明半导体结构的形成方法一实施例各个步骤的结构示意图；

图10至图14是本发明半导体器件的形成方法一实施例各个步骤的结构示意图；

图15至图16是本发明芯片结构一实施例的结构示意图。

具体实施方式

由背景技术可知，现有技术对晶圆进行切割的方法容易对芯片造成损伤。现结合现有技术切割晶圆的过程分析芯片损伤的原因：

如背景技术所述，背照式CMOS图像传感器需要使光线从器件背面的晶圆入射，因此背照式CMOS图像传感器在制造过程中，需要将晶圆进行减薄处理，以增加透光率。

参考图1和图2，其中图1示出了晶圆切割道以及芯片的结构示意图，图2是图1中a区域的放大图。

晶圆10上形成有多个芯片11，芯片11之间留有空隙，形成切割道(scribe lane)12。而实现芯片11与外部电路连接的引线垫(pad)13一般形成于芯片四周，与切割道12相邻。在进行切割工艺以获得单颗芯片时，沿切割道12切割，使相邻芯片11分开。

由于材料的脆性，当晶圆10减薄到一定厚度以下时，晶圆10会变得脆弱易碎。在切割晶圆10的过程中，晶圆10内会产生一定的机械应力f，且所述机械应力f通过晶圆10扩散。当机械应力f通过相邻引线垫13之间的晶圆10扩散进入芯片11时，会引起芯片11的损伤，影响所述芯片11的性能，降低器件制造的良品率。

为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供操作晶圆，所述操作晶圆表面键合有功能晶圆，所述功能晶圆内形成有多个芯片以及位于芯片之间的切割道；所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作晶圆的第一面以及远离所述操作晶圆的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；在所述功能层内形成围绕所述功能区域的隔离沟槽，所述隔离沟槽底部 露出所述电路层的第二面。

本发明通过在功能层内设置围绕所述功能区域的隔离沟槽，将形成有半导体器件的功能区域与进行切割的切割道分开，在晶圆切割时减小了切割应力经相邻引线垫之间的区域扩散进入功能区域的问题，从而减小了切割应力对芯片性能造成的影响，进而避免了晶圆切割对功能区域半导体器件的损伤，提高了所获得的芯片的性能，提高了制造半导体器件的良品率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图3至图9，示出了本发明半导体结构的形成方法一实施例各个步骤的结构示意图。

需要说明的是，本实施例中，以背照式CMOS图像传感器的形成方法为例进行说明，不应以此限制本发明。

参考图3，结合参考图4，其中图4是图3中沿OL3方向的俯视图，提供操作晶圆100。所述操作晶圆100表面键合有功能晶圆200，所述功能晶圆200内形成有多个芯片210以及位于芯片201之间的切割道121。

具体的，本实施例中，所述功能晶圆200中的芯片210用于形成背照式CMOS图像传感器。

需要说明的是，为了提高光透过率，所述功能晶圆200需经减薄处理。但是由于材料的脆性，当功能晶圆200减薄到一定厚度时，功能晶圆200会变得脆弱易碎，因此所述操作晶圆100用于在工艺过程中对所述功能晶圆200提供支撑。

所述功能晶圆200包括与所述操作晶圆100相连接的键合面，以及与所述键合面相对的切割面201。

位于切割面201上，所述芯片210之间设置有切割道121。

所述切割道121是后续对所述功能晶圆200进行切割的标准。后续在所述功能晶圆200的切割面201上，沿所述切割道121进行切割等处理，以获得单个芯片210。

需要说明的是，本实施例中，在提供操作晶圆100的步骤之前，所述形成方法还包括：在所述功能晶圆200的键合面上形成键合层120，所述操作晶圆100与所述功能晶圆200通过键合层120实现连接。具体的，所述键合层120材料为氧化硅。

参考图5，结合参考图6，其中图5示出了图3中单个芯片210的结构图，图6是图5中S-S’线的剖视图。

所述芯片210包括：

电路层211，所述电路层211内形成有连接金属层221。

所述电路层211内形成有电路，其中包括用于使所述芯片210与外部电路实现电连接的连接金属层221。具体的，本实施例中，所述芯片210用于形成背照式CMOS图像传感器，所述电路层211用于形成所述背照式CMOS图像传感器的外围电路。

需要说明的是，所述电路层211内除了包含有连接金属层221之外，还包含形成电路的其他金属层、接触插塞以及金属连接线等其他结构，本发明对所述电路层211内具体包含的电路结构不做任何限制。

所述电路层211包括靠近所述操作晶圆100的第一面211a以及远离所述操作晶圆100的第二面211b。所述电路层211的第一面211a即为所述功能晶圆200的键合面，也就是说，所述电路层211的第一面211a通过键合层120与所述操作晶圆100键合相连。

所述芯片210还包括覆盖所述电路层211第二面211b的功能层212，所述功能层211用于形成半导体元件，所述功能层211内形成有半导体元器件222的区域为功能区域Div。具体的，本实施例中，所述芯片210用于形成背照式CMOS图像传感器，因此所述功能区域Div内的半导体元件222为CMOS图像传感器。

所述功能层212包括与所述电路层211第二面211b相连的功能面212a，以及与所述功能面212a相对的衬底面212b。本实施例中，所述功能区域Div内的半导体元件222为CMOS图像传感器，所述芯片210用于形成背照式CMOS图像传感器。所以根据工艺需要，所述半导体元件222形成于所述功 能层212的功能面212a上，且所述半导体元件222与所述电路层211中的外围电路相连。需要说明的是，为获得单个芯片，所述半导体结构的形成方法包括对所述功能晶圆200进行切割处理，所述切割处理在所述功能层212的衬底面212b上进行，也就是说，所述功能层212的衬底面212b即为所述功能晶圆100的切割面201。

需要说明的是，由于本实施例中，所述功能区域Div内的半导体元件222为CMOS图像传感器，所述芯片210用于形成背照式CMOS图像传感器，所以根据工艺需要，所述功能层212的厚度在3微米到4微米范围内。

还需要说明的是，本实施例中，所述功能层212内的半导体元件222为CMOS图像传感器、电路层211内形成所述CMOS图像传感器的外围电路。但是本发明对所述功能层212内形成的半导体元件222以及所述电路层211内形成的电路类型不做限定。所述半导体元件222还可以是其他半导体器件，如处理器、传感器等；所述电路层211内也可以形成其他电路，如数据处理电路、驱动电路等。

此外，本实施例中，所述功能区域Div呈方形，位于所述芯片210的中间区域。但是所述功能区域Div的形状为方形的做法仅为一示例，本发明对所述功能区域Div的形状不做限制，所述功能区域Div的形状可以根据所述芯片210的设计需要而采用其他形状。

参考图7至图9，其中图8是图7中芯片210的放大图，图9是图8中沿A-A’线的剖视图。(需要说明的是，为使附图简介，图7至9未示意图操作晶圆100)

在所述功能层212内形成围绕所述功能区域Div的隔离沟槽320，所述隔离沟槽320底部露出所电路层211的第二面211b。

所述隔离沟槽320用于将所述芯片210功能层212内形成有半导体元件222的功能区域Div与所述切割道分开，避免在后续对功能晶圆200进行切割时，应力扩散进入所述功能区域Div，影响功能区域Div内半导体元件222的性能。

本实施例中，所述功能层212的厚度在3微米到4微米范围内。所述隔 离沟槽320的深度与所述功能层212的厚度相当，也在3微米到4微米范围内，使所述隔离沟槽320的底部露出所述电路层211的表面，以保证所述功能区域Div的功能层212的独立性，从而使芯片210中功能区域Div的功能层212与功能晶圆200其他部分分开，特别是与切割道121的功能晶圆200分开，防止应力通过功能晶圆200传递进入芯片210内，保护功能区域Div内的半导体元件222。

需要说明的是，本实施例中，所述功能区域Div为方形，围绕所述方形功能区域Div的隔离沟槽320的形状为方环形，以降低工艺难度。

此外，由于所述功能层212覆盖所述电路层211的第二面211b，因此所述隔离沟槽320底部露出的所述电路层211的表面为所述电路层211的第二面211b。

具体的，可以采用干法刻蚀的方法在所述功能层212内形成围绕所述功能区域Div的隔离沟槽320，以尽量使所述隔离沟槽320的侧壁垂直于所述电路层211的表面，从而尽量减小所述隔离沟槽320的面积，以最小面积的隔离沟槽320实现所述功能区域Div的功能层212与功能晶圆200其他部分的分离，减小所述隔离沟槽320在所述芯片210内所占的面积，以提高所形成半导体结构的成品率。

本实施例中，采用光刻胶在所述功能层212表面定义所述隔离沟槽320的位置。之后，通过各向异性干法刻蚀去除对应位置处所述功能层212的材料，以形成所述隔离沟槽320。

需要说明的是，如果所述隔离沟槽320的宽度过大，容易影响所形成半导体结构的良品率；如果所述隔离沟槽320的宽度过小，则增加工艺难度。可选的，所述隔离沟槽320的宽度W在50微米到180微米范围内。

本发明半导体结构的形成方法中，通过在功能层内设置围绕所述功能区域的隔离沟槽，将形成有半导体器件的功能区域与进行切割的切割道分开，在晶圆切割时减小了切割应力经相邻引线垫之间的区域扩散进入功能区域的问题，从而减小了切割应力对芯片性能造成的影响，进而避免了晶圆切割对功能区域半导体器件的损伤，提高了所获得的芯片的性能，提高了制造半导 体器件的良品率。

此外，本发明还提供一种半导体器件的形成方法，包括：

本发明所提供的半导体结构的形成方法；在所述隔离沟槽底部形成连接通孔，所述连接通孔形成于所述电路层内且底部露出所述电路层内的连接金属层；在所述连接通孔内形成导电材料，在所述连接通孔底部形成引线垫。

参考图7至图14，示出了本发明半导体器件的形成方法一实施例各个步骤的结构示意图。(需要说明的是，为使附图简洁，图7至14未示意图操作晶圆100)

需要说明的是，本实施例中，以背照式CMOS图像传感器的形成方法为例进行说明，不应以此限制本发明。

参考图7至图9，其中图8是图7中芯片210的放大图，图9是图8中沿A-A’线的剖视图，形成本发明所提供半导体结构。

具体的，所述半导体结构的形成方法如前述实施例所述，本发明在此不再赘述。

之后，参考图10，结合参考图11，图11是图10中沿B-B’线的剖视图。

在所述隔离沟槽320底部形成连接通孔330，所述连接通孔330形成于所述电路层211内，底部露出所述电路层211内的连接金属层221。

所述连接通孔330后续用于形成导电材料，以构成引线垫，用于实现所述芯片210与外部电路的电连接。具体的，可以通过掩模干法刻蚀的方式在所述隔离沟槽320的底部形成连接通孔330。

需要说明的是，由于所述连接通孔330用于形成实现所述芯片210与外部电路电连接的引线垫。因此根据所述芯片210的内部设计，获得相应的掩模，使所述连接通孔330对应的图形位于所述电路层211内连接金属层221的上方，并通过刻蚀方法在所述连接金属层221上方形成露出所述连接金属层221的连接通孔330。

本实施例中，根据设计需要，所述芯片210需要通过16个引线垫实现与外部电路的连接，并且16个引线垫分布在所述芯片的四周。因此，在所述隔 离沟槽320的底部一共形成16个连接通孔330，在方形的所述功能区域Div的4条边上，每边设置有4个连接通孔330。

需要说明的是，由于本实施例中，所述芯片210用于形成背照式CMOS图像传感器，因此在形成所述芯片210的时候，是按照先形成功能层212再形成电路层211的顺序形成的。所以所述连接通孔330露出的连接金属层221为形成所述电路层221时最先形成的金属层。

参考图12，结合参考图13和图14，其中，图13是图12中芯片210的放大图，图14是图13中沿C-C’线的剖视图。

向所述连接通孔330内形成导电材料，以构成引线垫340，所述引线垫340与所述连接金属层221之间电连接。

所述引线垫340用于实现所述芯片210与外部电路的电连接。具体的，本实施例中，所述导电材料为金属铝，可以采用化学气相沉积或原子层沉积的方式向所述连接通孔330内形成导电材料形成所述引线垫340。但是本发明对形成所述引线垫340的导电材料的具体类型以及形成所述引线垫340的具体方式不做限制，在本发明其他实施例中，也可以采用铜等其他材料形成所述引线垫340。

本发明半导体器件的形成方法通过在隔离沟槽底部形成连接通孔，并在连接通孔内形成导电材料，以构成引线垫，实现了所述芯片与外部电路的电连接。引线垫形成于电路层内，功能区域的功能层与功能晶圆的其他部分通过隔离沟槽完全分离。因此在晶圆切割时减少了切割应力通过引线垫之间扩散进入功能层功能区域的问题，减少了切割应力对芯片性能的影响，避免了晶圆切割对功能区域内半导体元件的损伤，提高了所获得芯片的性能，提高了所制造半导体器件的良品率。

进一步，本发明还提供一种芯片结构的形成方法，包括：

本发明所提供的半导体器件的形成方法；沿所述切割道切割功能晶圆，以获得单个芯片结构。

参考图12至图16，示出了本发明芯片结构的形成方法一实施例各个步骤的结构示意图。(需要说明的是，为使附图简洁，图12至16未示意图操作晶 圆100)

需要说明的是，本实施例中，以背照式CMOS图像传感器的形成方法为例进行说明，不应以此限制本发明。

参考图12，结合参考图13和图14，其中，图13是图12中芯片210的放大图，图14是图13中沿C-C’线的剖视图，形成本发明所提供的半导体器件。

具体的，所述半导体器件的形成方法如前述实施例所述，本发明在此不再赘述。

提供所述半导体器件之后，结合参考图15和图16，沿所述切割道121切割功能晶圆200，以获得单个芯片结构2210。

具体的，可以采用金刚石刀片或激光切割技术对所述功能晶圆200进行切割以获得单个芯片1210。此处与现有技术相似，本发明对此不做赘述。

本发明芯片结构的形成方法中，所形成的半导体器件内形成有围绕所述功能区域的隔离沟槽，引线垫形成于所述隔离沟槽底部的电路层内。所述隔离沟槽将所述功能区域的功能层与所述功能晶圆的其他部分分离，以使在对所述功能晶圆200进行切割的过程中，减少了切割应力在引线垫之间的扩散，从而降低了切割应力对芯片性能的影响，从而避免了晶圆切割对功能区域内半导体元件的损伤，提高了所获得器件的性能，提高制造半导体器件的良品率。

相应的，本发明提供一种半导体结构，包括：

操作晶圆；与所述操作晶圆键合连接的功能晶圆，所述功能晶圆内形成有多个芯片以及位于芯片之间的切割道，所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作晶圆的第一面以及远离所述操作晶圆的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；围绕所述功能区域的隔离沟槽，所述隔离沟槽位于所述功能层内，底部露出所述电路层的第二面。

参考图7至图9，示出了本发明半导体结构的结构示意图。

需要说明的是，本实施例中，以背照式CMOS图像传感器为例进行说明，不应以此限制本发明。

具体的，参考图7，所述半导体结构包括：

操作晶圆(图中未示出)以及与所述操作晶圆键合连接的功能晶圆200，所述功能晶圆200内包含有多个芯片210以及位于芯片之间的切割道121。

具体的，本实施例中，所述功能晶圆200中的芯片210包括背照式CMOS图像传感器。

所述半导体结构在形成过程中所述功能晶圆200需经减薄处理。但是由于材料的脆性，当功能晶圆200减薄到一定厚度时，功能晶圆200会变得脆弱易碎，因此所述操作晶圆用于在半导体工艺过程中对所述功能晶圆200提供支撑。

所述功能晶圆200包括与所述操作晶圆相连接的键合面，以及与所述键合面相对的切割面201。

需要说明的是，本实施例中，所述半导体结构还包括：位于所述操作晶圆和所述功能晶圆200之间的键合层120，所述操作晶圆与所述功能晶圆200通过键合层120实现连接。具体的，所述键合层120覆盖所述功能晶圆200的键合面，所述键合层120材料为氧化硅。

位于切割面201上，所述芯片201之间设置有切割道121。

所述切割道121是后续对所述功能晶圆200进行切割的标准。后续在所述功能晶圆200的切割面201上，沿所述切割道121进行切割等处理，以获得单个芯片210。

参考图8和图9，其中图8是图7中芯片210的放大图，图9是图8中沿A-A’线的剖视图。

所述芯片210包括：

电路层211，所述电路层211内包含有连接金属层221。

所述电路层211内形成有电路，其中包括用于使所述芯片210与外部电路实现电连接的连接金属层221。具体的，本实施例中，所述芯片210用于形成背照式CMOS图像传感器，所述电路层211用于形成所述背照式CMOS图像传感器的外围电路。

需要说明的是，所述电路层211内除了包含有连接金属层221之外，还包含形成电路的其他金属层、接触插塞以及金属连接线等其他结构，本发明对所述电路层211内具体包含的电路结构不做任何限制。

所述电路层211包括靠近所述操作晶圆100的第一面211a以及远离所述操作晶圆的第二面211b。所述电路层211的第一面211a即为所述功能晶圆的键合面，也就是说，所述电路层211的第一面211a通过键合层120与所述操作晶圆键合相连。

所述芯片210还包括覆盖所述电路层211第二面211b的功能层212，所述功能层211内形成有半导体元件222的区域为功能区域Div。

具体的，本实施例中，所述芯片210用于形成背照式CMOS图像传感器，因此所述功能区域Div内的半导体元件222为CMOS图像传感器。

所述功能层212包括与所述电路层211第二面211b相连的功能面212a，以及与所述功能面212a相对的衬底面212b。本实施例中，所述功能区域Div内的半导体元件222为CMOS图像传感器，所述芯片210用于形成背照式CMOS图像传感器。所以根据工艺需要，所述半导体元件222位于所述功能层212的功能面212a上，与所述电路层211中的外围电路相连。为获得单个芯片而对所述功能晶圆200进行的切割处理在所述功能层212的衬底面212b上进行。也就是说，所述功能层212的衬底面212b即为所述功能晶圆100的切割面201。

需要说明的是，由于本实施例中，所述功能区域Div内的半导体元件222为CMOS图像传感器，所述芯片210用于形成背照式CMOS图像传感器，所以根据工艺需要，所述功能层212的厚度在3微米到4微米范围内。

需要说明的是，本实施例中，所述功能层212内的半导体元件222为CMOS图像传感器、电路层211内形成所述CMOS图像传感器的外围电路。 但是本发明对所述功能层212内形成的半导体元件222以及所述电路层211内形成的电路类型不做限定。所述半导体元件222还可以是其他半导体器件，如处理器、传感器等；所述电路层211内也可以形成其他电路，如数据处理电路、驱动电路等。

此外，本实施例中，所述功能区域Div呈方形，位于所述芯片210的中间区域。但是所述功能区域Div的形状为方形的做法仅为一示例，本发明对所述功能区域Div的形状不做限制，所述功能区域Div的形状可以根据所述芯片210的设计需要而采用其他形状。

所述半导体结构还包括：围绕所述功能区域Div的隔离沟槽320，所述隔离沟槽320位于所述功能层212内，底部露出所述电路层211的第二面211b。

所述隔离沟槽320用于实现所述功能区域Div与所述切割道的隔离，避免在后续对功能晶圆200进行切割时，应力扩散进入所述功能区域Div，影响功能区域Div内半导体元件222的性能。

本实施例中，所述功能层212的厚度在3微米到4微米范围内。所述隔离沟槽320的深度与所述功能层212的厚度相当，也在3微米到4微米范围内，从而使所述隔离沟槽320的底部露出所述电路层211的第二面211b，以保证所述功能区域Div的功能层212的独立性，从而使芯片210中功能区域Div的功能层212与功能晶圆200其他部分分开，特别是与切割道121的功能晶圆200分开，防止应力通过功能晶圆200传递进入芯片210内，保护功能区域Div内的半导体元件222。

需要说明的是，本实施例中，所述功能区域Div为方形，围绕所述方形功能区域Div的隔离沟槽320的形状为方环形，以降低工艺难度。

此外，由于所述功能层212覆盖所述电路层211的第二面211b，因此所述隔离沟槽320底部露出的所述电路层211的表面为所述电路层211的第二面211b。

需要说明的是，如果所述隔离沟槽320的宽度过大，会影响所形成半导体结构的良品率；如果所述隔离沟槽320的宽度过小，则会增加工艺难度。可选的，所述隔离沟槽320的宽度W在50微米到180微米范围内。

还需要说明的是，本发明半导体结构可以由但是不限制于本发明半导体结构的形成方法形成。

此外，本发明还提供一种半导体器件，包括：

本发明所提供的半导体结构；位于所述隔离沟槽底部的连接通孔，所述连接通孔形成于所述电路层内，底部露出所述电路层内的连接金属层；形成于所述连接通孔底部的引线垫。

参考图12至图14，示出了本发明半导体器件一实施例的结构示意图。

需要说明的是，本实施例中，以背照式CMOS图像传感器为例进行说明，不应以此限制本发明。

所述半导体器件包括：本发明所提供半导体结构。

所述半导体结构的具体结构如前述实施例所述，在此不再赘述。

参考图12，结合参考图13和图14，其中，图13是图12中芯片210的放大图，图14是图13中沿C-C’线的剖视图。

所述半导体结构还包括：位于所述隔离沟槽320底部的连接通孔330，所述连接通孔330位于所述电路层211内，底部露出所述电路层211内的连接金属层221。

所述连接通孔330用于形成导电材料，以构成引线垫，用于实现所述芯片210与外部电路的电连接。

需要说明的是，由于所述连接通孔330用于形成实现所述芯片210与外部电路电连接的引线垫。因此，根据所述芯片211的内部设计，所述连接通孔330位于所述电路层211内连接金属层221的上方。

本实施例中，根据设计需要，所述芯片210需要通过16个引线垫实现与外部电路的连接，并且16个引线垫分布在所述芯片的四周。因此，在所述隔离沟槽320的底部一共形成16个连接通孔330，在方形的所述功能区域Div的4条边上，每边设置有4个连接通孔330。

需要说明的是，由于本实施例中，所述芯片210用于形成背照式CMOS图像传感器，因此在形成所述芯片210的时候，是按照先形成功能层212再 形成电路层211的顺序形成的。所以所述连结通孔330露出的连接金属层221为形成所述电路层221时最先形成的金属层。

所述半导体器件还包括：形成于所述连接通孔330内的引线垫340，所述引线垫340与所述连接金属层221之间电连接。

所述引线垫340用于实现所述芯片210与外部电路的电连接。具体的，本实施例中，所述导电材料为金属铝。但是本发明对所述引线垫340的材料不做限制，在本发明其他实施例中，也可以采用铜等其他材料形成所述引线垫340。

需要说明的是，本发明半导体器件可以由但是不限制于本发明半导体器件的形成方法形成。

进一步，本发明还提供一种芯片结构，包括：

操作衬底；位于所述操作衬底上的芯片，所述芯片包括：电路层，所述电路层内形成有连接金属层；所述电路层包括靠近所述操作衬底的第一面以及远离所述操作衬底的第二面，所述芯片还包括覆盖所述电路层第二面的功能层，用于形成半导体元件，所述功能层内形成有半导体元件的区域为功能区域；位于所述功能层内且围绕所述功能区域的隔离沟槽，所述隔离沟槽的底部露出所述电路层的第二面；位于所述隔离沟槽底部的连接通孔，所述连接通孔形成于所述电路层内且底部露出所述电路层内的连接金属层；位于所述连接通孔底部的引线垫。

参考图15和图16，示出了本发明芯片结构一实施例的结构示意图。

所述芯片结构2210包括：操作衬底1100以及位于所述操作衬底1100上的芯片1210。

所述操作衬底1100用于提供半导体工艺的操作平台。所述操作衬底1100通过对操作晶圆进行切割之后形成。所述芯片1210内形成有半导体元件，以实现所述芯片1210的功能。具体的，本实施例中，所述芯片1210用于形成背照式CMOS图像传感器。

所述芯片1210包括：

电路层1211，所述电路层1211内形成有连接金属层1221。

所述电路层1211内形成有电路，其中包括用于使所述芯片1210与外部电路实现电连接的连接金属层1221。具体的，本实施例中，所述芯片1210用于形成背照式CMOS图像传感器，所述电路层1211用于形成所述背照式CMOS图像传感器的外围电路。

需要说明的是，所述电路层1211内除了包含有连接金属层1221之外，还包含形成电路的其他金属层、接触插塞以及金属连接线等其他结构，本发明对所述电路层1211内具体包含的电路结构不做任何限制。

所述电路层1211包括靠近所述操作衬底1100的第一面1211a以及远离所述操作衬底1100的第二面1211b。

需要说明的是，所述芯片结构还包括位于所述芯片1210与操作衬底1100之间的键合层1120，所述芯片1210与所述操作衬底1100通过所述键合层1120键合连接。具体的，所述键合层1120覆盖所述电路层1211的第一面1211a，所述电路层1211的第一面1211a通过键合层1120与所述操作衬底1100键合相连。

所述芯片1210还包括覆盖所述电路层1211第二面1211b的功能层1212，所述功能层1211内形成有半导体元件1222的区域为功能区域Div2。

所述功能层1211用于形成半导体器件器件，所述功能层1211内形成有半导体元器件1222的区域为功能区域。具体的，本实施例中，所述芯片1210用于形成背照式CMOS图像传感器，因此所述功能区域Div2内的半导体元件1222为CMOS图像传感器。

所述功能层1212包括与所述电路层1211第二面1211b相连的功能面1212a，以及与所述功能面1212a相对的衬底面1212b。本实施例中，所述功能区域Div2内的半导体元件1222为CMOS图像传感器，所述芯片1210用于形成背照式CMOS图像传感器。所以根据工艺需要，所述半导体元件1222位于所述功能层1212的功能面1212a上，与所述电路层1211中的外围电路相连。

需要说明的是，由于本实施例中，所述功能区域Div2内的半导体元件1222 为CMOS图像传感器，所述芯片1210用于形成背照式CMOS图像传感器，所以根据工艺需要，所述功能层1212的厚度在3微米到4微米范围内。

需要说明的是，本实施例中，所述功能层1212内的半导体元件1222为CMOS图像传感器、电路层1211内形成所述CMOS图像传感器的外围电路。但是本发明对所述功能层1212内形成的半导体元件1222以及所述电路层1211内形成的电路类型不做限定。所述半导体元件1222还可以是其他半导体器件，如处理器、传感器等；所述电路层1211内也可以形成其他电路，如数据处理电路、驱动电路等。

此外，本实施例中，所述功能区域Div2呈方形，位于所述芯片1210的中间区域。但是所述功能区域Div2的形状为方形的做法仅为一示例，本发明对所述功能区域Div2的形状不做限制，所述功能区域Div2的形状可以根据所述芯片1210的设计需要而采用其他形状。

所述芯片结构2210还包括：围绕所述功能区域Div2的隔离沟槽1320，所述隔离沟槽1320位于所述功能区域Div2内，底部露出所述电路层1211表面。

所述隔离沟槽1320用于将所述芯片1210功能层1212内形成有半导体元件1222的功能区域Div2与切割道分开，避免在切割晶圆获得芯片结构2210的过程中，应力扩散进入所述功能区域Div2，影响功能区域Div2内半导体元件1222的性能。

本实施例中，所述功能层1212的厚度在3微米到4微米范围内。因此，所述隔离沟槽1320的深度在3微米到4微米范围内，使所述隔离沟槽1320的底部露出所述电路层1211的表面，以保证所述功能区域Div2的功能层1212的独立性，从而使芯片1210中功能区域Div的功能层1212与其他部分分开，防止进行切割处理时，切割应力通过功能层1212传递进入芯片1210内，以达到保护功能区域Div2内的半导体元件1222的目的。

需要说明的是，本实施例中，所述功能区域Div2为方形，围绕所述方形功能区域Div2的隔离沟槽1320的形状为方环形，以降低工艺难度。

此外，由于所述功能层1212覆盖所述电路层1211的第二面1211b，因此 所述隔离沟槽1320底部露出的所述电路层1211的表面为所述电路层1211的第二面1211b。

需要说明的是，如果所述隔离沟槽1320的宽度过大，会影响所形成半导体结构的良品率；如果所述隔离沟槽1320的宽度过小，则会增加工艺难度。可选的，所述隔离沟槽1320的宽度W在50微米到180微米范围内。

所述芯片结构2210还包括：位于所述隔离沟槽1320底部的连接通孔1330，所述连接通孔1330形成于所述电路层1211内，底部露出所述电路层1211内的连接金属层1221。

所述连接通孔1330用于形成导电材料，以构成引线垫，用于实现所述芯片1210与外部电路的电连接。

需要说明的是，由于所述连接通孔1330用于形成实现所述芯片1210与外部电路电连接的引线垫。因此根据所述芯片1210的内部设计，所述连接通孔1330位于所述电路层1211内连接金属层1221的上方，并底部露出所述连接金属层1221。

本实施例中，根据设计需要，所述芯片1210需要通过16个引线垫实现与外部电路的连接，并且16个引线垫分布在所述芯片的四周。因此，在所述隔离沟槽1320的底部一共形成16个连接通孔1330，在方形的所述功能区域Div的4条边上，每边设置有4个连接通孔1330。

需要说明的是，由于本实施例中，所述芯片1210用于形成背照式CMOS图像传感器，因此在形成所述芯片1210的时候，是按照先形成功能层1212再形成电路层1211的顺序形成的。所以所述连接金属层1221为形成所述电路层1221时最先形成的金属层。

所述芯片结构2210还包括：形成于所述连接通孔1330内的引线垫1340，所述引线垫1340与所述连接金属层1221之间电连接。

所述引线垫1340用于实现所述芯片1210与外部电路的电连接。具体的，本实施例中，所述导电材料为金属铝。但是本发明对形成所述引线垫1340的具体材料不做限制，在本发明其他实施例中，也可以采用铜等其他材料形成所述引线垫1340。

综上，本发明通过在功能层内设置围绕所述功能区域的隔离沟槽，将形成有半导体器件的功能区域与进行切割的切割道分开，在晶圆切割时减小了切割应力经相邻引线垫之间的区域扩散进入功能区域的问题，从而减小了切割应力对芯片性能造成的影响，进而避免了晶圆切割对功能区域半导体器件的损伤，提高了所获得的芯片的性能，提高了制造半导体器件的良品率。

需要说明的是，本发明芯片结构可以由但是不限制于本发明芯片结构的形成方法形成。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。