NMOS器件、半导体装置及其制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种N沟道金属氧化物半导体(N-channel Metal Oxide Semiconductor，NMOS)器件、半导体装置及其制造方法。

背景技术：

随着金属氧化物半导体场效应晶体管(MetalOxideSemiconductor FieldEffect Transistor，MOSFET)关键尺寸的缩小，短沟道效应(Short Channel Effect，SCE)成为一个至关重要的问题。鳍式场效应晶体管(Fin FieldEffect Transistor，FinFET)具有良好的栅控能力，能够有效地抑制短沟道效应。并且，FinFET降低了器件的随机掺杂波动(Random Dopant Fluctuation，RDF)，提高了器件的稳定性。因此，在小尺寸的半导体元件设计中通常采用FinFET器件。

功函数对于FinFET器件的阈值电压的调节具有重要的作用，在14nm的FinFET器件的后栅极(gate-last)的HKMG(high-k绝缘层+金属栅极)工艺中，首先提出了采用低温工艺(例如100℃)来沉积N型功函数金属层，但是，在低温下，沉积N型功函数金属层时产生的副产物很难扩散，这会对高K电介质产生影响，从而影响器件的性能。于是，提出了采用高温工艺(例如400℃)来沉积N型功函数金属层，但是，本发明的发明人发现，在高温下，N型功函数金属层的功函数会增大，从而导致NMOS器件的阈值电压异常高。

技术实现要素：

本公开的一个实施例的目的在于降低NMOS器件的阈值电压。

根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有第一沟槽，在所述PMOS区域中形成有第二沟槽；在所述第一沟槽和所述第二沟槽的底部和侧壁上依次沉积高K电介质层、盖层和P型功函数金属层；去除所述第一沟槽的底部和侧壁上的P型功函数金属层和盖层；在所述第一沟槽的高K电介质层和所述第二沟槽的P型功函数金属层上沉积N型功函数金属层；在所述N型功函数金属层上沉积金属电极层。

在一个实施方式中，所述第一沟槽中具有第一鳍片，所述第二沟槽中具有第二鳍片；所述在所述第一沟槽和所述第二沟槽的底部和侧壁上依次沉积高K电介质层、盖层和P型功函数金属层包括：在所述第一鳍片和所述第二鳍片的上表面和侧面依次沉积高K电介质层、盖层和P型功函数金属层。

在一个实施方式中，所述盖层包括依次位于所述高K电介质层上的TiN和TaN，或者，依次位于所述高K电介质层上的TiSiN和TaN；所述N型功函数金属层包括TiAl、TiCAl、TiNAl或TiSiAl。

在一个实施方式中，所述沉积N型功函数金属层的步骤包括：沉积Ti含量大于Al含量的第一N型功函数金属层；在所述第一N型功函数金属层上沉积Al含量大于Ti含量的第二N型功函数金属层。

在一个实施方式中，所述第一N型功函数金属层的厚度与所述第二N型功函数金属层的厚度之比为1：2；或所述第一N型功函数金属层的厚度为10-15埃；所述第二N型功函数金属层的厚度为35-40埃。

在一个实施方式中，沉积所述第一N型功函数金属层的步骤和沉积所述第二N型功函数金属层的步骤在相同或不同的机台中进行。

在一个实施方式中，所述方法还包括：在沉积所述高K电介质层之前，在所述第一沟槽和所述第二沟槽的底部和侧壁上形成界面层。

在一个实施方式中，所述方法还包括：在沉积所述N型功函数金属层之前，通过回刻蚀工艺去除所述第二沟槽的侧壁顶部上的P型功函数金属层。

在一个实施方式中，所述方法还包括：在沉积所述金属电极层之前，在所述N型功函数金属层上沉积粘附层。

在一个实施方式中，所述方法还包括：对沉积的金属电极层进行平坦化。

根据本公开的另一个实施例，提供一种NMOS器件，包括：衬底；在衬底上的栅极结构；其中，所述栅极结构包括：金属栅极；在所述金属栅极的底面和侧面上的N型功函数金属层；在所述N型功函数金属层的底面和侧面的高K电介质层。

在一个实施方式中，所述衬底上具有第一鳍片，所述栅极结构横跨在所述第一鳍片上。

在一个实施方式中，所述N型功函数金属层包括TiAl、TiCAl、TiNAl或TiSiAl。

在一个实施方式中，所述N型功函数金属层包括：Ti含量大于Al含量的第一N型功函数金属层；在所述第一N型功函数金属层上的Al含量大于Ti含量的第二N型功函数金属层。

在一个实施方式中，所述第一N型功函数金属层的厚度与所述第二N型功函数金属层的厚度之比为1：2；或所述第一N型功函数金属层的厚度为10-15埃；所述第二N型功函数金属层的厚度为35-40埃。

在一个实施方式中，所述NMOS器件还包括：在所述衬底与所述高K电介质层之间的界面层。

在一个实施方式中，所述NMOS器件还包括：在所述第一鳍片与所述高K电介质层之间的界面层。

在一个实施方式中，所述NMOS器件还包括：在所述金属栅极与所述N型功函数金属层之间的粘附层。

根据本公开的又一个实施例，提供一种半导体装置，包括PMOS器件和上述任意一个实施例所述的NMOS器件。

在一个实施方式中，所述PMOS器件包括衬底和在衬底上的栅极结构；所述栅极结构包括：金属栅极；在所述金属栅极的底面和侧面上的PMOS功函数金属层；在所述PMOS功函数金属层的底面和侧面上的盖层；在所述盖层的底面和侧面上的高K电介质层。

在一个实施方式中，所述金属栅极包括上部和下部，在沿着沟道的方向上所述上部的尺寸大于下部的尺寸。

在一个实施方式中，所述盖层包括依次位于所述高K电介质层上的TiN和TaN，或者，依次位于所述高K电介质层上的TiSiN和TaN。

在一个实施方式中，所述PMOS器件还包括：在所述衬底与所述高K电介质层之间的界面层。

在一个实施方式中，所述PMOS器件还包括：在所述金属栅极与所述P型功函数金属层之间的粘附层。

在一个实施方式中，所述PMOS器件还包括：在所述金属栅极与所述P型功函数金属层之间的N型功函数金属层。

根据本公开的一个实施例，在形成NMOS器件的栅极叠层结构时，去除了NMOS区域的盖层，由于该盖层的功函数较大，且接近P型功函数金属层的功函数，因此通过去除NMOS区域的盖层，可以降低NMOS器件的有效功函数，从而降低NMOS器件的阈值电压。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：

图1是根据本公开一个实施例的半导体装置的制造方法的简化流程图；

图2示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图3示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图4示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图5示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图6示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图7示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图；

图8示出了根据本公开的一些实施例的半导体装置的制造方法的一个阶段的截面图。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

本发明的发明人对上述NMOS器件的阈值电压反常高的问题进行了仔细研究，并提出了相应的解决方案。在研究过程中，发明人发现，通常情况下，在去除伪栅之后形成金属栅极叠层结构时采用的盖层是的功函数比较大的材料，例如，盖层的功函数大小接近于P型功函数材料层的功函数大小，该盖层的存在会影响NMOS器件的阈值电压的大小。据此，本发明提出一种新颖的制造方法和栅极叠层结构，以降低NMOS器件的阈值电压。

图1为根据本公开一个实施例的半导体装置的制造方法的简化流程图。如图1所示，本实施例提供的半导体装置的制造方法包括：

步骤102，提供衬底，该衬底包括NMOS区域和PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体，)区域，在NMOS区域中形成有第一沟槽，在PMOS区域中形成有第二沟槽。

其中，第一沟槽和第二沟槽可以是通过去除伪栅和伪栅氧化层之后形成的。并且，NMOS区域与PMOS区域可以通过隔离结构，例如浅沟槽隔离(STI)结构隔离开。

步骤104，在第一沟槽和第二沟槽的底部和侧壁上依次沉积高K电介质层、盖层和P型功函数金属层。

步骤106，去除第一沟槽的底部和侧壁上的P型功函数金属层和盖层。

NMOS区域的盖层去除后，可以降低NMOS器件的有效功函数，从而有利于降低NMOS器件的阈值电压。

步骤108，在第一沟槽的高K电介质层和第二沟槽的P型功函数金属层上沉积N型功函数金属层。

步骤110，在N型功函数金属层上沉积金属电极层。

本实施例中，在形成NMOS器件的栅极叠层结构时，去除了NMOS区域的盖层，由于该盖层的功函数较大，且接近P型功函数金属层的功函数，因此通过去除NMOS区域的盖层，可以降低NMOS器件的有效功函数，从而降低NMOS器件的阈值电压。

本公开提出的半导体装置的制造方法既适于平面器件，也适于FinFET器件。

对于FinFET器件来说，在第一沟槽中可以具有第一鳍片，该第一鳍片作为NMOS器件的沟道区，第二沟槽中可以具有第二鳍片，该第二鳍片结构作为PMOS器件的沟道区。图1所示步骤104具体可以包括：在第一鳍片和第二鳍片的上表面和侧面依次沉积高K电介质层、盖层和P型功函数金属层。后续步骤106-110的实现与图1所示实施例相同，下文将结合图2-图8详细介绍。

图2-图8示出了根据本公开的一些实施例的半导体装置的制造方法的各个阶段的截面图。需要说明的是，为了更清楚地示出栅极叠层结构，图2-图8中并未示出某些部件，例如源区、漏区、鳍片等。

下面结合图2-图8对本公开的半导体装置的制造方法进行详细说明。

如图2所示，提供衬底201，该衬底包括NMOS区域和PMOS区域，在NMOS区域中形成有第一沟槽2011，在PMOS区域中形成有第二沟槽2012。

衬底201例如可以是硅衬底、绝缘体上硅(SOI)衬底、III-V族半导体材料的衬底等等。在衬底201中可以形成有隔离结构，例如浅沟槽隔离(STI)结构。

第一沟槽2011和第二沟槽2012可以通过如下方式来形成：在沉积层间介质层202之后，进行平坦化工艺，以暴露第一沟槽2011和第二沟槽2012中的伪栅，然后去除伪栅和伪栅氧化层，形成第一沟槽2011和第二沟槽2012，在两个沟槽的侧壁上保留有间隔物203，间隔物203例如可以是硅的氧化物、硅的氮化物、硅的氮氧化物等等。另外，在第一沟槽2011的两侧以及第二沟槽2012的两侧的衬底201中可以分别形成有NMOS器件和PMOS器件的源区/漏区。在NMOS区域中，源区/漏区可以通过外延生长SiC来形成，外延生长的SiC可以向沟道区引入拉应力；在PMOS区域中，源区/漏区可以通过外延生长SiGe来形成，外延生长的SiGe可以向沟道区引入压应力。

如图3所示，在第一沟槽2011和第二沟槽2012的底部和侧壁上依次沉积高K电介质层301、盖层302和P型功函数金属层303。这里，沟槽的侧壁即为间隔物203。如果是平面器件，则两个沟槽的底部即为衬底；如果是FinFET器件，则两个沟槽的底部包括鳍片的表面和侧面、以及衬底的表面。例如，可以通过原子层沉积(Atomic Layer Deposition，ALD)、化学气相沉积(Chemical Vapor Deposition，CVD)或物理气相沉积(Physical Vapor Deposition，PVD)等在第一沟槽2011和第二沟槽2012的底部、间隔物203上、以及层间电介质层202上依次沉积高K电介质层301、盖层302和P型功函数金属层303。优选地，在沉积高K电介质层301之前，可以在第一沟槽2011和第二沟槽2012的底部和侧壁上形成界面层(Interface Layer，IL)，例如热氧化层，从而改善高K电介质层与衬底之间的界面性质。

沉积的高K电介质层301以包括但不限于氧化铪、氧化铝、氧化钽、氧化钛或氧化锆等其他高K材料。

盖层302可以包括两层，这两层为依次位于高K电介质层上的TiN和TaN，或者，为依次位于高K电介质层上的TiSiN和TaN。盖层302具有两方面的作用，一方面，可以作为后续蚀刻P型功函数金属层的蚀刻阻挡层；另一方面，可以阻挡后续形成的N型功函数层中的Al元素扩散到高K电介质中，避免影响器件的稳定性和其他性能。

P型功函数金属层303示例性地可以是TixNy(典型的为TiN)、TaN、TaC等其他材料。

如图4所示，去除第一沟槽2011的底部和侧壁上的P型功函数金属层303和盖层302。

例如，可以在P型功函数金属层303上形成图案化的光刻胶，图案化的光刻胶覆盖PMOS区域，暴露NMOS区域，然后以图案化的光刻胶为掩模、以盖层302为蚀刻阻挡层，采用干法或湿法刻蚀工艺去除NMOS区域上的P型功函数金属层303，之后再去除NMOS区域上的盖层302，NMOS区域的盖层302去除后，有利于降低NMOS器件的阈值电压。

如图5所示，在第一沟槽2011的高K电介质层301和第二沟槽2012的P型功函数金属层303上沉积N型功函数金属层501。在一个实施例中，N型功函数金属层可以包括TiAl、TiCAl、TiNAl或TiSiAl。

下面以采用ALD的方式沉积TiAl为例对N型功函数金属层的沉积进行说明。首先，在反应室中通入TiCl4，在第一沟槽的高K电介质层和第二沟槽的P型功函数金属层的表面吸附一层TiCl4(一个原子层)，然后把多余的TiCl4抽走，再通入Al的气态前驱体，在80-200℃的温度和10-100Torr的压力下形成一层TiAl，之后，把多余的Al的前驱体抽走。如此循环，直至TiAl达到所需的厚度。

替代地，如图6所示，也可以首先通过回刻蚀工艺去除第二沟槽2012的侧壁顶部上的P型功函数金属层303，然后再沉积N型功函数金属层501。这里，去除侧壁顶部上的P型功函数金属层303后，可以增大第二沟槽2012的开口，如此可以改善在后续沉积金属电极层时的间隙填充效果，避免在形成的金属电极中产生空洞。

由于NMOS区域的盖层被去除，所形成的N型功函数金属层中的Al会向高K电介质层中扩散，从而影响器件性能。针对该问题，本公开提出将沉积N型功函数金属层的步骤分为两步：第一步，沉积Ti含量大于Al含量的第一N型功函数金属层，厚度例如可以为10-15埃；第二步，在第一N型功函数金属层上沉积Al含量大于Ti含量的第二N型功函数金属层，厚度例如可以为35-40埃。这里，沉积第一N型功函数金属层的步骤和沉积第二N型功函数金属层的步骤可以在相同的机台中进行，也可以在不同的机台中进行，优选在相同的机台中进行，如此可以减小第一步和第二步之间的等待时间(Q-time)，从而在第一N型功函数金属层和第二N型功函数金属层不会形成明显的界面，进一步改善了N型功函数金属层的性能。

在一个优选实施例中，第一N型功函数金属层的厚度与第二N型功函数金属层的厚度之比为1：2，如此可以兼顾Al的扩散和NMOS功函数的调节，使得器件性能更优。

需要指出，PMOS区域的N型功函数金属层也可以通过额外的步骤来去除。

如图7所示，在N型功函数金属层上沉积金属电极层701，金属电极层的材料例如可以是W或Al等其他金属材料。替代地，在沉积金属电极层701之前，可以在N型功函数金属层上沉积粘附层(glue layer)，例如TiN、Ti或者二者组成的叠层结构，从而使得金属电极层与N型功函数金属层之间的结合更加紧密。

之后，如图8所示，可以对沉积的金属电极层进行平坦化，直至露出层间电介质层202，从而在NMOS区域形成金属栅极711，在PMOS区域形成金属栅极712。

需要说明的是，图7和图8示出的是在图6的基础上进行金属电极层701的沉积和平坦化工艺后的截面图。应理解，也可以在图5的基础上进行金属电极层701的沉积和平坦化工艺，具体实现可以参照前面的描述。

通过如上所述制造方法，形成了不同的半导体装置，半导体装置包括NMOS器件和PMOS器件。

根据本公开的一个实施例，NMOS器件包括：衬底201和在衬底201上的栅极结构，栅极结构包括：金属栅极711；在金属栅极711的底面和侧面上的N型功函数金属层501；在N型功函数金属层501的底面和侧面的高K电介质层301，高K电介质层301位于衬底201和间隔物203上。另外，NMOS器件还可以包括在栅极结构的两侧的源极和漏极(图中未示出)。

本公开形成的NMOS器件的栅极叠层结构与现有技术相比，不包括功函数较大的盖层，降低了有效功函数，从而降低了器件的阈值电压。

NMOS器件可以是平面器件或FinFET器件，根据本公开的另一个实施例，NMOS器件是FinFET器件，衬底201上具有第一鳍片，该第一鳍片作为NMOS器件的沟道区，上述栅极结构横跨在第一鳍片上。

在一些实施例中，NMOS器件还可以包括在衬底201与高K电介质层301之间的界面层。在另一些实施例中，NMOS器件为FinFET器件，还可以包括在第一鳍片与高K电介质层之间的界面层。在又一些实施例中，NMOS器件还可以包括：在金属栅极711与N型功函数金属层501之间的粘附层。

本公开各实施例提供的NMOS器件中，N型功函数金属层501可以包括TiAl、TiCAl、TiNAl或TiSiAl。优选地，N型功函数金属层501包括：Ti含量大于Al含量的第一N型功函数金属层，第一N型功函数金属层的厚度约为10-15埃；以及在第一N型功函数金属层上的Al含量大于Ti含量的第二N型功函数金属层，第二N型功函数金属层的厚度约为35-40埃。作为一个非限制性示例，第一N型功函数金属层的厚度与第二N型功函数金属层的厚度之比为1：2。

根据本公开的一个实施例，PMOS器件包括：衬底201和在衬底201上的栅极结构，栅极结构包括：金属栅极721，例如W、Al；在金属栅极721的底面和侧面上的PMOS功函数金属层303，例如TixNy、TaN、TaC等其他材料；在PMOS功函数金属层303的底面和侧面上的盖层302，盖层302可以包括位于高K电介质层301上的TiN和位于TiN上的TaN，或者，盖层302可以包括位于高K电介质层301上的TiSiN和位于TiSiN上的TaN；以及在盖层302的底面和侧面上的高K电介质层301。另外，PMOS器件还可以包括位于栅极结构两侧的源极和漏极(图中未示出)。

根据本公开的另一个实施例，如图8所示，金属栅极721包括上部和下部，在沿着沟道的方向上上部的尺寸大于下部的尺寸。

在一些实施例中，PMOS器件还可以包括：在衬底201与高K电介质层301之间的界面层，例如热氧化层；和/或在金属栅极721与P型功函数金属层303之间的粘附层，例如TiN、Ti或二者组成的叠层；和/或在金属栅极721与P型功函数金属层303之间的N型功函数金属层501，例如TiAl、TiCAl、TiNAl或TiSiAl。

至此，已经详细描述了根据本公开实施例的NMOS器件、PMOS器件、半导体装置及其制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。