本发明实施例涉及具有槽孔的集成电路及其形成方法。
背景技术：
集成电路包括通过互连结构电连接在一起的多个半导体器件。互连结构包括导线，该导线在与集成电路的衬底的顶面平行的方向上在半导体器件之间提供布线。通过导电孔将导线电连接在一起。导电孔被形成为：具有连接至导电孔之上的导线的整个顶面，即，远离衬底；以及具有连接至导电孔下面的导线的整个底面，即，靠近衬底。
流经互连结构的导线和导电孔的电流在互连结构内引入电容。在一些示例中，该电容被称为寄生电容，是在互连结构内布线的导线和导电孔的非预期的结果。寄生电容影响集成电路的性能，并且为了确定集成电路的性能特点，在形成集成电路之前，使用计算机模拟程序来模拟该寄生电容。
将导电孔相互隔开，以降低集成电路内短路的风险。基于导电孔的尺寸，部分确定导电孔的电阻。较小的导电孔比较大的导电孔具有更大的电阻。随着集成电路的节点尺寸的减小，为了在孔之间保持足够的间隔以降低短路的风险，导电孔的尺寸也减小。随着集成电路内的电阻的增大，集成电路的功耗也增大。
技术实现要素：
根据本发明的一些实施例，提供给了一种集成电路包括：第一导线，位于所述集成电路的第一金属层级上；第二导线，位于所述集成电路的第二金属层级上；以及槽孔，将所述第一导线与所述第二导线电连接，其中，所述槽孔与所述第一导线以及与所述第二导线重叠，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
根据本发明的另一些实施例，还提供了一种集成电路，包括：第一掺杂区，位于衬底中；第一导线，其中，所述第一导线的底面与所述衬底间隔第一距离；第二导线，其中，所述第二导线的底面与所述衬底间隔第二距离；以及槽孔，将所述第一导线电连接至所述第二导线，其中，所述槽孔的第一部分与所述第一导线直接接触，所述槽孔的第二部分与所述第二导线直接接触，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
根据本发明的又一些实施例，还提供了一种制造集成电路的方法，所述方法包括：在所述集成电路的第一金属层级上形成第一导线；在所述集成电路的第二金属层级上形成第二导线；以及形成槽孔，以将所述第一导线电连接至所述第二导线，其中，所述槽孔的第一部分与所述第一导线重叠，所述槽孔的第二部分与所述第二导线重叠，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该注意的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A是根据一些实施例的集成电路的顶视图。
图1B是根据一些实施例的集成电路的连接区域的截面图。
图1C是根据一些实施例的集成电路的连接区域的截面图。
图2A是根据一些实施例的集成电路的顶视图。
图2B是根据一些实施例的集成电路的连接区域的截面图。
图2C是根据一些实施例的集成电路的连接区域的截面图。
图3A是根据一些实施例的集成电路的顶视图。
图3B是根据一些实施例的集成电路的连接区域的截面图。
图4是根据一些实施例的制造集成电路的方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间相对术语旨在包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间相对描述符可同样地作相应地解释。
图1A是根据一些实施例的集成电路100的顶视图。集成电路100包括连接区域110。连接区域110包括第一导线112，第一导线112配置为在与集成电路的衬底(图1B中的150)的顶面平行的方向上在集成电路100内的器件之间提供布线。第一槽孔114电连接至第一导线112。槽孔114的顶面电连接至第一导线112的底面。第一槽孔114具有与衬底(图1B中的150)的顶面平行的长度L1。在顶视图中，第一槽孔114延伸超出第一导线112的外围。重叠区R1是第一槽孔114与第一导线112相交(interface with)的部分。在至少一些实施例中，R1是长度L1的部分的长度。将第一槽孔114配置为在与集成电路100的衬底(图1B中的150)的顶面垂直的方向上提供电气布线。连接区域110也包括电连接至第一槽孔114的第二导线116。将第二导线116配置为在与集成电路100的顶面平行的方向上提供电气布线。第二导线116的顶面电连接至第一槽孔114的底面。第二导线116在第一导线112下面延伸。第一槽孔114的总长度L1与第二导线116相交。第二导线116电连接至掺杂区118。掺杂区118位于集成电路100的衬底(图1B中的150)内。第一导线112通过第一槽孔114和第二导线116电连接至掺杂区118。
集成电路100包括第二连接区域120。第二连接区域120包括第三导线122，将第三导线122配置为在与集成电路100的衬底(图1C中的150)的顶面平行的方向上提供电气布线。第二槽孔124电连接至第三导线122。第二槽孔124的顶面电连接至第三导线122的底面。第二槽孔124具有与衬底(图1C中的150)的顶面平行的长度L2。第二槽孔124延伸超出第三导线122的外围。重叠区R2是第二槽孔124与第三导线122相交的部分。将第二槽孔124配置为在与集成电路100的衬底(图1C中的150)的顶面垂直的方向上提供电气布线。连接区域120还包括电连接至第二槽孔124的第四导线126。将第四导线126配置为在与集成电路100的顶面平行的方向上提供电气布线。第四导线126的顶面电连接至第二槽孔124的底面。第四导线126在第三导线122下面延伸。第二槽孔124的总长度L2与第四导线126相交。第四导线126电连接至掺杂区118，并且第四导线126电连接至掺杂区128。掺杂区128位于集成电路100的衬底(图1C中的150)内。掺杂区128与掺杂区118分离。第三导线122通过第二槽孔124和第四导线126电连接至掺杂区118和掺杂区128。
随着集成电路的节点尺寸的减小，增大了对集成电路中的孔的电阻的影响。基于孔的尺寸来确定孔的电阻，所以减小的节点尺寸导致了更小的孔，从而增大了孔的电阻。与沿着孔的总长度与第一导线相交的另一个孔相比，第一槽孔114有助于减小从第一导线112至第二导线116所流经的电流的电阻。在一些实施例中，与沿着孔的总长度与两根导线都相交的孔相比，减小了第一槽孔114的电阻。与沿着孔的总长度与第三导线相交的另一个孔相比，第二槽孔124有助于减小从第三电线122至第四导线126所流经的电流的电阻。在一些实施例中，与沿着孔的总长度与两根导线都相交的孔相比，减小了第二槽孔124的电阻。通过第一槽孔114和第二槽孔124所提供的减小的电阻有助于增大集成电路100的速度。另外，减小的电阻也减小了集成电路100中的功耗。
第一导线112是将集成电路100的不同部分电连接的互连结构的一部分。在一些实施例中，第一导线112包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第一导线112包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。第一导线112在与第二导线116垂直的方向上延伸。在一些实施例中，第一导线112包括在第一方向上延伸的第一部分和在与第一方向不同的第二方向上延伸的第二部分。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第一导线112。在一些实施例中，使用蚀刻工艺来形成该开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用化学汽相沉积(CVD)、物理汽相沉积(PVD)、溅射、原子层沉积(ALD)或其他合适的工艺来填充该开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第一导线112。
集成电路100的第一导线112处于第一金属层级M1。第一金属层级是在与衬底(图1B中的150)的顶面平行的方向上且在接触层级之上的第一布线层。在一些实施例中，第一导线112在集成电路100的处于与第一金属层级不同的金属层级处。在一些实施例中，第一导线112连接至诸如VDD、VSS的电源电压。
第一槽孔114将第一导线112电连接至第二导线116。第一槽孔114是导电材料。在一些实施例中，第一槽孔114包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第一槽孔114包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。
第一槽孔114在与集成电路100的衬底(图1B中的150)的顶面平行的方向上延伸超出第一导线112的外围。重叠区R1是第一槽孔114与第一导线112相交的部分。重叠区R1的长度小于第一槽孔114的长度L1。在一些实施例中，重叠区R1的长度与长度L1的比率在从大约0.2至大约0.8的范围内。在一些实施例中，重叠区R1的长度与长度L1的比率在从大约0.1至大约0.2的范围内。在一些实施例中，重叠区R1的长度与长度L1的比率在从大约0.8至大约0.9的范围内。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第一槽孔114。在一些实施例中，使用蚀刻工艺来形成开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用与用于第一导线112的开口的工艺相同的工艺来形成用于第一槽孔114的开口。在一些实施例中，使用与用于形成第一导线112的工艺不同的工艺来形成用于第一槽孔114的开口。在一些实施例中，同时形成用于第一槽孔114的开口和用于第一导线112的开口。在一些实施例中，相继形成用于第一槽孔114的开口和用于第一导线112的开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的工艺来填充开口。在一些实施例中，使用与用于第一导线112的开口的工艺相同的工艺来填充用于第一槽孔114的开口。在一些实施例中，使用与用于形成第一导线112的工艺不同的工艺来填充用于第一槽孔114的开口。在一些实施例中，同时填充用于第一槽孔114的开口和用于第一导线112的开口。在一些实施例中，相继填充用于第一槽孔114的开口和用于第一导线112的开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第一槽孔114。
在一些实施例中，集成电路100中有一个接触层级。在一些实施例中，集成电路100中有至少两个接触层级。在一些实施例中，第一槽孔114位于集成电路100的第一接触层级中。在一些实施例中，第二导线116位于集成电路100的第二接触层级中。第一槽孔114处于集成电路100的接触层级。在一些实施例中，集成电路的接触层级被称为金属零(M0)层级。接触层级比第一金属层级更靠近集成电路100的衬底(图1B中的150)。在一些实施例中，第一槽孔114在集成电路100中处于与接触层级不同的金属层级。
在一些实施例中，第一槽孔114与第一导线112直接接触。在一些实施例中，第一槽孔114与第二导线116直接接触。
第二导线116是将掺杂区118电连接至集成电路100的其他部分的互连结构的一部分。在一些实施例中，第二导线116包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第二导线116包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。第二导线116在与第一导线112垂直的方向上延伸。在一些实施例中，第二导线116包括在第一方向上延伸的第一部分和在与第一方向不同的第二方向上延伸的第二部分。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第二导线116。在一些实施例中，使用蚀刻工艺来形成开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用与用于第一槽孔114的开口的工艺相同的工艺来形成用于第二导线116的开口。在一些实施例中，使用与用于形成第二导线116的工艺不同的工艺来形成用于第一槽孔114的开口。在一些实施例中，同时形成用于第一槽孔114的开口和用于第二导线116的开口。在一些实施例中，相继形成用于第一槽孔114的开口和用于第二导线116的开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的工艺来填充用于第二导线116的开口。在一些实施例中，使用与用于第二导线116的开口的工艺相同的工艺来填充用于第一槽孔114的开口。在一些实施例中，使用与用于形成第二导线116的工艺不同的工艺来填充用于第一槽孔114的开口。在一些实施例中，同时填充用于第一槽孔114的开口和用于第二导线116的开口。在一些实施例中，相继填充用于第一槽孔114的开口和用于第二导线116的开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第二导线116。
集成电路100的第二导线116处于接触层级M0。在一些实施例中，第二导线116在集成电路100中处于与接触层级不同的金属层级。
掺杂区118是集成电路的衬底(图1B中的150)的掺杂部分。在一些实施例中，掺杂区118是集成电路100的晶体管的源极或漏极。在一些实施例中，掺杂区118是形成在衬底(图1B中的150)中的阱。在一些实施例中，掺杂区118包括p型掺杂剂。在一些实施例中，掺杂区118包括n型掺杂剂。
第三导线122是将集成电路100的不同部分电连接的互连结构的一部分。在一些实施例中，第三导线122包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第三导线122包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。第三导线122在与第四导线126垂直的方向上延伸。在一些实施例中，第三导线122包括在第一方向上延伸的第一部分和在与第一方向不同的第二方向上延伸的第二部分。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第三导线122。在一些实施例中，使用蚀刻工艺来形成开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的工艺来填充开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第三导线122。
集成电路100的第三导线122处于第一金属层级M1。在一些实施例中，第三导线122在集成电路100中处于与第一金属层级不同的金属层级。在一些实施例中，第三导线122连接至诸如VDD、VSS的参考电压。
第二槽孔124将第三导线122电连接至第四导线126。第二槽孔124是导电材料。在一些实施例中，第二槽孔124包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第二槽孔124包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。
第二槽孔124在与集成电路100的衬底(图1C中的150)的顶面平行的方向上延伸超出第三导线122的外围。重叠区R2是第二槽孔124与第三导线122相交的部分。重叠区R2的长度小于第二槽孔124的长度L2。在一些实施例中，重叠区R2的长度与长度L2的比率在从大约0.2至大约0.8的范围内。在一些实施例中，重叠区R2的长度与长度L2的比率在从大约0.1至大约0.2的范围内。在一些实施例中，重叠区R2的长度与长度L2的比率在从大约0.8至大约0.9的范围内。在一些实施例中，重叠区R2的长度与长度L2之间的比率等于重叠区R1的长度与长度L1之间的比率。在一些实施例中，重叠区R2的长度与长度L2之间的比率和重叠区R1的长度与长度L1之间的比率不同。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第二槽孔124。在一些实施例中，使用蚀刻工艺来形成开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用与用于第三导线122的开口的工艺相同的工艺来形成用于第二槽孔124的开口。在一些实施例中，使用与用于形成第三导线122的工艺不同的工艺来形成用于第二槽孔124的开口。在一些实施例中，同时形成用于第二槽孔124的开口和用于第三导线122的开口。在一些实施例中，相继形成用于第二槽孔124的开口和用于第三导线122的开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的工艺来填充开口。在一些实施例中，使用与用于第三导线122的开口的工艺相同的工艺来填充用于第二槽孔124的开口。在一些实施例中，使用与用于形成第三导线122的工艺不同的工艺来填充用于第二槽孔124的开口。在一些实施例中，同时填充用于第二槽孔124的开口和用于第三导线122的开口。在一些实施例中，相继填充用于第二槽孔124的开口和用于第三导线122的开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第二槽孔124。
在一些实施例中，集成电路100中有一个接触层级。在一些实施例中，集成电路100中有至少两个接触层级。在一些实施例中，第二槽孔124位于集成电路100的第一接触层级中。在一些实施例中，第四导线126位于集成电路100的第二接触层级中。第二槽孔124处于集成电路100的接触层级处。在一些实施例中，第二槽孔124在集成电路100中处于与接触层级不同的金属层级。
在一些实施例中，第二槽孔124与第三导线122直接接触。在一些实施例中，第二槽孔124与第四导线126直接接触。
第四导线126是将掺杂区118和掺杂区128电连接至集成电路100的其他部分的互连结构的一部分。在一些实施例中，第四导线126包括金属材料，诸如铜、铝、钨、它们的合金或其他合适的金属材料。在一些实施例中，第四导线126包括除了金属材料之外的导电材料，诸如导电聚合物或其他合适的导电材料。第四导线126在与第三导线122垂直的方向上延伸。在一些实施例中，第四导线126包括在第一方向上延伸的第一部分和在与第一方向不同的第二方向上延伸的第二部分。
通过在介电材料中形成开口并且用导电材料填充该开口来形成第四导线126。在一些实施例中，使用蚀刻工艺来形成开口。在一些实施例中，蚀刻工艺包括光刻工艺。在一些实施例中，使用与用于第二槽孔124的开口的工艺相同的工艺来形成用于第四导线126的开口。在一些实施例中，使用与用于形成第四导线126的工艺不同的工艺来形成用于第二槽孔124的开口。在一些实施例中，同时形成用于第二槽孔124的开口和用于第四导线126的开口。在一些实施例中，相继形成用于第二槽孔124的开口和用于第四导线126的开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的工艺来填充用于第四导线126的开口。在一些实施例中，使用与用于第四导线126的开口的工艺相同的工艺来填充用于第二槽孔124的开口。在一些实施例中，使用与用于形成第四导线126的工艺不同的工艺来填充用于第二槽孔124的开口。在一些实施例中，同时填充用于第二槽孔124的开口和用于第四导线126的开口。在一些实施例中，相继填充用于第二槽孔124的开口和用于第四导线126的开口。在一些实施例中，使用诸如双镶嵌工艺的镶嵌工艺来形成第四导线126。
集成电路100的第四导线126处于接触层级M0。在一些实施例中，第四导线126在集成电路100中处于与接触层级不同的金属层级。
掺杂区128是集成电路的衬底(图1C中的150)的掺杂部分。在一些实施例中，掺杂区128是集成电路100的晶体管的源极或漏极。在一些实施例中，掺杂区128是形成在衬底(图1C中的150)中的阱。在一些实施例中，掺杂区128包括p型掺杂剂。在一些实施例中，掺杂区128包括n型掺杂剂。在一些实施例中，掺杂区128包括与掺杂区118的掺杂剂类型相同的掺杂剂类型。在一些实施例中，掺杂区128包括与掺杂区118的掺杂剂类型不同的掺杂剂类型。
图1B是根据一些实施例的集成电路100的连接区域110的截面图。连接区域110包括集成电路100的衬底150。掺杂区118位于衬底150中。第二导线116电连接至掺杂区118。第一槽孔114电连接至第二导线116，并且第一导线112在第一槽孔的与第二导线相对的一侧上电连接至第一槽孔。
第一槽孔114延伸超出第一导线112的外围，并且第一槽孔114在重叠区R1处与第一导线重叠。第一槽孔114的总长度L1与第二导线116相交。在一些实施例中，如图1A中所示，第二导线116延伸至重叠区R1的离掺杂区118最远的一侧外。在一些实施例中，如图1B中所示，第二导线116的端面与重叠区R1的端面基本对齐。
与包括未延伸超出第一导线112的外围的孔的其他的方法相比，槽孔114提供了与第二导线116相交的增大的表面积。与未延伸超出第一导线112的外围的孔相比，该增大的表面积在第一槽孔114和第二导线116之间提供了用于电迁移(electrical transfer)的更大的面积，这减小了第一槽孔的电阻。
图1C是根据一些实施例的集成电路100的连接区域120的截面图。连接区域120包括集成电路100的衬底150。掺杂区118和掺杂区128位于衬底150中。第四导线126电连接至掺杂区118和掺杂区128。第二槽孔124电连接至第四导线126，并且第三导线122在第二槽孔的与第四导线相对的一侧上电连接至第二槽孔。
第二槽孔124延伸超出第三导线122的外围，并且第二槽孔124在重叠区R2处与第三导线重叠。第二槽孔124的总长度L2与第四导线126相交。第四导线126延伸至重叠区R2外。
与包括未延伸超出第三导线122的外围的孔的其他的方法相比，第二槽孔124提供了与第四导线126相交的增大的表面积。与未延伸超出第三导线122的外围的孔相比，该增大的表面积在第二槽孔124和第四导线126之间提供了用于电迁移的更大的面积，这减小了第二槽孔的电阻。
图2A是根据一些实施例的集成电路200的顶视图。集成电路200与集成电路100(图1A)类似。类似的元件具有增大100的相同的参考标号。与集成电路100相比，图1A中的第四导线126被分割为两根分离的导线226a和226b。导线226a将第二槽孔224电连接至掺杂区218。导线226b将第二槽孔224电连接至掺杂区228。与集成电路100相比，集成电路200包括延伸超出第二导线216的外围的第一槽孔214。第二槽孔224也延伸超出导线226a的外围和导线226b的外围。与集成电路100相比，第二导线216未与第一导线212重叠。导线226a和导线226b未与第三导线222重叠。
第一槽孔214包括与第二导线216相交的重叠区R3。重叠区R3位于第一导线212的外围之外。重叠区R3的长度小于第一槽孔214的长度L3。在一些实施例中，重叠区R3的长度与长度L3的比率在从大约0.2至大约0.8的范围内。在一些实施例中，重叠区R3的长度与长度L3的比率在从大约0.1至大约0.2的范围内。在一些实施例中，重叠区R3的长度与长度L3的比率在从大约0.8至大约0.9的范围内。在一些实施例中，重叠区R3与第一导线212的侧壁对齐。在一些实施例中，第一槽孔214的一部分既不与第一导线212相交又不与第二导线216相交。
第二槽孔224包括与导线226a相交的重叠区R4。第二槽孔224也包括与导线226b相交的重叠区R5。重叠区R4位于第三导线222的外围之外。重叠区R4的长度小于第二槽孔224的长度L4。在一些实施例中，重叠区R4的长度与长度L4的比率在从大约0.1至大约0.4的范围内。在一些实施例中，重叠区R4的长度与长度L4的比率在从大约0.4至大约0.9的范围内。在一些实施例中，重叠区R4与第三导线222的侧壁对齐。在一些实施例中，第二槽孔224的向掺杂区218延伸的一部分既不与第三导线222相交又不与导线226a相交。重叠区R5位于第三导线222的外围之外。重叠区R5的长度小于第二槽孔224的长度L4。在一些实施例中，重叠区R5的长度与长度L4的比率在从大约0.1至大约0.4的范围内。在一些实施例中，重叠区R5的长度与长度L4的比率在从大约0.4至大约0.9的范围内。在一些实施例中，重叠区R4的长度与长度L4的比率等于重叠区R5的长度与长度L4的比率。在一些实施例中，重叠区R4的长度与长度L4的比率和重叠区R5的长度与长度L4的比率不同。在一些实施例中，重叠区R5与第三导线222的侧壁对齐。在一些实施例中，第二槽孔224的向掺杂区228延伸的一部分既不与第三导线222相交又不与导线226b相交。
与集成电路100相比，集成电路200减小了在第一导线212和第二导线216之间的电容。通过未延伸至第一导线212下面的第二导线216，减小了在第一导线与第二导线之间的非预期的电容(unintentional capacitance)。在一些实施例中，非预期的电容被称为寄生电容。通过减小寄生电容，集成电路200减小了电阻，以改变沿着第一导线212或第二导线216的电压，这反而有助于增大集成电路的速度。
集成电路200也减小了在第三导线222和导线226a之间以及在第三导线和导线226b之间的电容。与集成电路100相比，通过未延伸至第三导线222下面的导线226a或导线226b，减小了集成电路200内的寄生电容。通过减小寄生电容，集成电路200减小了电阻，以改变沿着第三导线222、导线226a或导线226b的电压，这反而有助于增大集成电路的速度。在一些实施例中，集成电路200的速度比具有未延伸超出第一导线212的外围的孔的集成电路的速度快。
图2B是根据一些实施例的集成电路200的连接区域210的截面图。连接区域210与连接区域110类似。与连接区域110相比，连接区域210包括没有任何部分位于第一导线212下面的接触层260中的第二导线216。
第一槽孔214延伸超出第一导线212的外围，并且第一槽孔214在重叠区R3处与第二导线216重叠。小于第一槽孔214的总长度L3的长度与第二导线216相交。在一些实施例中，第二导线216的侧壁与第一导。在一些实施例中，第一槽孔214的一部分不与第一导线212和第二导线216电气相交(free of an electrical interface with)。
在一些实施例中，第二导线216的侧壁与衬底250中的掺杂区218的边沿对齐。在一些实施例中，第二导线216的侧壁与第一导线212的侧壁对齐。在一些实施例中，第二导线216的侧壁既不与第一导线212的侧壁对齐又不与掺杂区218的边沿对齐。
图2C是根据一些实施例的集成电路200的连接区域220的截面图。与连接区域120相比，连接区域220包括接触层260中的导线226a，导线226a电连接至衬底250中的掺杂区218；以及导线226b，导线226b电连接衬底250中的掺杂区228。在一些实施例中，导线226a和导线226b都未在第三导线222的下面延伸。在一些实施例中，导线226a或导线226b中的至少一个在第三导线222的下面延伸。
第二槽孔224延伸超出第三导线222的外围，并且第二槽孔224在重叠区R4处与导线226a重叠。第二槽孔224延伸超出第三导线222的外围，并且第二槽孔224在重叠区R5处与导线226b重叠。小于第二槽孔224的总长度L4的长度与导线226a相交；并且小于第二槽孔224的总长度L4的长度与导线226b相交。在一些实施例中，第二槽孔224的一部分不与第三导线222、导线226a和导线226b电气相交。
在一些实施例中，导线226a的侧壁与掺杂区218的边沿对齐。在一些实施例中，导线226a的侧壁与第三导线222的侧壁对齐。在一些实施例中，导线226a的侧壁既不与第三导线222的侧壁对齐又不与掺杂区218的边沿对齐。
在一些实施例中，导线226b的侧壁与掺杂区228的边沿对齐。在一些实施例中，导线226b的侧壁与第三导线222的侧壁对齐。在一些实施例中，导线226b的侧壁既不与第三导线222的侧壁对齐又不与掺杂区228的边沿对齐。
图3A是根据一些实施例的集成电路300的顶视图。集成电路300与集成电路100(图1)类似。类似的元件具有增加200的相同的参考数字。与集成电路100相比，集成电路300包括在与第一导线312位于相同的金属层级上的第二导线316。第二导线316与第一导线312物理地隔开。第二导线316通过第一槽孔314电连接至第一导线312。第一导线312和第二导线316都未电连接至掺杂区318。
第一槽孔314延伸超出第一导线312的外围和第二导线316的外围。第一槽孔314在重叠区R6处与第一导线312相交。重叠区R6的长度小于第一槽孔314的长度L5。在一些实施例中，重叠区R6的长度与长度L5的比率在从大约0.1至大约0.4的范围内。在一些实施例中，重叠区R6的长度与长度L5的比率在从大约0.4至大约0.9的范围内。第一槽孔314在重叠区R7处与第二导线316相交。重叠区R7的长度小于第一槽孔314的长度L5。在一些实施例中，重叠区R7的长度与长度L5的比率在从大约0.1至大约0.4的范围内。在一些实施例中，重叠区R7的长度与长度L5的比率在从大约0.4至大约0.9的范围内。在一些实施例中，重叠区R6的长度与长度L5的比率等于重叠区R7的长度与长度L5的比率。在一些实施例中，重叠区R6的长度与长度L5的比率与重叠区R7的长度与长度L5的比率不同。
与具有未延伸超出导线的外围的孔的集成电路相比，集成电路300在互连结构中包括更少的元件。在具有未延伸超出第一导线312的外围或第二导线316的外围的孔的集成电路中，附加的导线用于在连接至第一导线的孔与连接至第二导线的孔之间提供电连接。通过减少集成电路300的互连结构中的导线的数量，减少了集成电路的复杂程度和成本。
图3B是根据一些实施例的集成电路300的连接区域310的截面图。连接区域310包括将第一导线312电连接至第二导线316的第一槽孔314，第二导线316和第一导线位于相同的金属层级上。连接区域310包括位于第一导线312和第二导线316下面的第一槽孔314。在一些实施例中，第一槽孔314位于第一导线312和第二导线316之上。第一槽孔314在重叠区R6处与第一导线312相交，重叠区R6小于第一导线312的宽度。在一些实施例中，第一槽孔314的侧壁与第一导线312的离第二导线316最远的侧壁对齐，使重叠区R6的长度等于第一导线312的宽度。第一槽孔314在重叠区R7处与第二导线316相交，重叠区R7小于第二导线316的宽度。在一些实施例中，第一槽孔314的侧壁与第二导线316的离第一导线312最远的侧壁对齐，使重叠区R7的长度等于第二导线316的宽度。在一些实施例中，通过接触层360将第一槽孔314与掺杂区318分离。在一些实施例中，通过接触层360中的导电部件将第一槽孔314连接至衬底350中的掺杂区318。在一些实施例中，省略接触层360，并且第一槽孔314与掺杂区318直接接触。
图4是根据一些实施例的制造集成电路的方法400的流程图。方法400始于操作402，其中在第一金属层级上形成第一导线。在一些实施例中，通过在介电层中形成开口并且用导电材料填充该开口来形成第一导线。在一些实施例中，通过蚀刻工艺来在介电层中形成开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的填充工艺来填充开口。在一些实施例中，用诸如铜、铝、钨、它们的合金或其他合适的金属材料的金属材料来填充开口。在一些实施例中，用诸如导电聚合物的非金属材料来填充开口。在一些实施例中，第一金属层级是接触层级M0。在一些实施例中，第一金属层级是第一金属层级M1。在一些实施例中，第一金属层级与第一金属层级M1和接触层级M0不同。
在操作404中，其中在第二金属层级上形成第二导线。在一些实施例中，通过在介电层中形成开口并且用导电材料填充该开口来形成第二导线。在一些实施例中，通过蚀刻工艺来在介电层中形成开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的填充工艺来填充开口。在一些实施例中，使用与用于第一导线的开口的工艺相同的工艺来填充用于第二导线的开口。在一些实施例中，使用与用于填充第一导线的开口的工艺不同的工艺来填充用于第二导线的开口。在一些实施例中，用诸如铜、铝、钨、它们的合金或其他合适的金属材料的金属材料来填充开口。在一些实施例中，用诸如导电聚合物的非金属材料来填充开口。在一些实施例中，第二金属层级是接触层级M0。在一些实施例中，第二金属层级是第一金属层级M1。在一些实施例中，第二金属层级与第一金属层级M1和接触层级M0不同。在一些实施例中，用于第二导线的第二金属层级是与用于第一导线的第一金属层级相同的金属层级。在一些实施例中，用于第二导线的第二金属层级是与用于第一导线的第一金属层级不同的金属层级。在一些实施例中，同时形成第二导线和第一导线。在一些实施例中，相继形成第二导线和第一导线。
在一些实施例中，第二导线的至少一部分延伸至第一导线的下面。在一些实施例中，第二导线的侧壁与第一导线的侧壁对齐。在一些实施例中，第二导线的侧壁在与集成电路的衬底的顶面平行的方向上与第一导线的侧壁隔开。
在操作406中，形成槽孔，以将第一导线电连接至第二导线。在一些实施例中，通过在介电层中形成开口并且用导电材料填充该开口来形成槽孔。在一些实施例中，通过蚀刻工艺来形成介电层中的开口。在一些实施例中，使用CVD、PVD、溅射、ALD或其他合适的填充工艺来填充开口。在一些实施例中，使用与用于第一导线或第二导线的至少一个的开口的工艺相同的工艺来填充用于槽孔的开口。在一些实施例中，使用与用于填充第一导线或第二导线的至少一个的开口的工艺不同的工艺来填充用于槽孔的开口。在一些实施例中，用诸如铜、铝、钨、它们的合金或其他合适的金属材料的金属材料来填充开口。在一些实施例中，用诸如导电聚合物的非金属材料来填充开口。在一些实施例中，槽孔位于接触层级M0上。在一些实施例中，槽孔位于第一金属层级M1上。在一些实施例中，槽孔位于与第一金属层级或第二金属层级相同的金属层级上。在一些实施例中，槽孔位于与第一金属层级或第二金属层级的至少一个不同的金属层级上。在一些实施例中，槽孔与第一导线或第二导线的至少一个同时形成。在一些实施例中，槽孔与第一导线和/或第二导线的至少一个相继形成。
槽孔的至少一部分与第一导线重叠。槽孔的至少一部分与第二导线重叠。槽孔的至少一部分延伸超出第一导线或第二导线的至少一个的外围。在一些实施例中，整个槽孔与第一导线或第二导线重叠。在一些实施例中，槽孔的一部分与第一导线和第二导线均不相交。
在一些实施例中，改变方法400的操作的顺序。在一些实施例中，方法400包括附加的操作。在一些实施例中，将方法400的一些操作结合为单个操作。
本发明的一个方面涉及一种集成电路。该集成电路包括位于集成电路的第一金属层级上的第一导线。该集成电路还包括位于集成电路的第二金属层级上的第二导线。该集成电路还包括将第一导线与第二导线电连接的槽孔。槽孔与第一导线重叠以及与第二导线重叠。槽孔延伸超出第一导线或第二导线的至少一个的外围。
本发明的另一个方面涉及一种集成电路。该集成电路包括衬底中的第一掺杂区。该集成电路还包括第一导线，其中通过第一距离将第一导线的底面与衬底隔开。该集成电路还包括第二导线，其中通过第二距离将第二导线的底面与衬底隔开。该集成电路还包括将第一导线电连接至第二导线的槽孔。槽孔的第一部分与第一导线直接接触。槽孔的第二部分与第二导线直接接触。槽孔延伸超出第一导线或第二导线的至少一个的外围。
本发明的又一个方面涉及一种制造集成电路的方法。该方法包括在集成电路的第一金属层级上形成第一导线。该方法还包括在集成电路的第二金属层级上形成第二导线。该方法还包括形成槽孔，以将第一导线电连接至第二导线。槽孔的第一部分与第一导线重叠，槽孔的第二部分与第二导线重叠。槽孔延伸超出第一导线或第二导线的至少一个的外围。
根据本发明的一些实施例，提供给了一种集成电路包括：第一导线，位于所述集成电路的第一金属层级上；第二导线，位于所述集成电路的第二金属层级上；以及槽孔，将所述第一导线与所述第二导线电连接，其中，所述槽孔与所述第一导线以及与所述第二导线重叠，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
在上述集成电路中，所述槽孔的总长度与所述第二导线重叠。
在上述集成电路中，所述第一导线的侧壁与所述第二导线的侧壁对齐。
在上述集成电路中，所述第一金属层级是与所述第二金属层级相同的金属层级。
在上述集成电路中，所述槽孔均延伸超出所述第一导线和所述第二导线的外围。
在上述集成电路中，还包括：第三导线，位于所述集成电路的所述第二金属层级上，其中，所述槽孔将所述第一导线电连接至所述第三导线，并且所述槽孔与所述第三导线重叠。
在上述集成电路中，位于所述槽孔和所述第二导线之间的重叠区的长度等于位于所述槽孔与所述第三导线之间的重叠区的长度。
在上述集成电路中，位于所述槽孔与所述第二导线之间的重叠区的长度与位于所述槽孔与所述第三导线之间的重叠区的长度不同。
在上述集成电路中，所述槽孔的一部分未与所述第一导线、所述第二导线和所述第三导线重叠。
在上述集成电路中，所述槽孔的长度大于在所述槽孔与所述第一导线之间的重叠区的长度和在所述槽孔与所述第二导线之间的重叠区的长度之和。
在上述集成电路中，还包括：掺杂区，位于所述集成电路的衬底中，其中，通过所述槽孔和所述第二导线将所述第一导线电连接至所述掺杂区。
根据本发明的另一些实施例，还提供了一种集成电路，包括：第一掺杂区，位于衬底中；第一导线，其中，所述第一导线的底面与所述衬底间隔第一距离；第二导线，其中，所述第二导线的底面与所述衬底间隔第二距离；以及槽孔，将所述第一导线电连接至所述第二导线，其中，所述槽孔的第一部分与所述第一导线直接接触，所述槽孔的第二部分与所述第二导线直接接触，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
在上述集成电路中，所述第一部分的长度和所述第二部分的长度之和小于所述槽孔的总长度。
在上述集成电路中，所述第一距离与所述第二距离不同。
在上述集成电路中，通过所述槽孔和所述第二导线将所述第一导线电连接至所述第一掺杂区。
在上述集成电路中，还包括：第三导线，其中，所述第三导线的底面与所述衬底的距离为所述第二距离，并且所述槽孔的第三部分与所述第三导线直接接触。
在上述集成电路中，还包括：第二掺杂区，位于所述衬底中，其中，通过所述槽孔和所述第三导线将所述第一导线电连接至所述第二掺杂区。
根据本发明的又一些实施例，还提供了一种制造集成电路的方法，所述方法包括：在所述集成电路的第一金属层级上形成第一导线；在所述集成电路的第二金属层级上形成第二导线；以及形成槽孔，以将所述第一导线电连接至所述第二导线，其中，所述槽孔的第一部分与所述第一导线重叠，所述槽孔的第二部分与所述第二导线重叠，并且所述槽孔延伸超出所述第一导线或所述第二导线的至少一个的外围。
在上述方法中，形成所述槽孔包括同时形成所述槽孔以及所述第一导线或所述第二导线的至少一个。
在上述方法中，形成所述槽孔包括相继形成所述槽孔以及所述第一导线或所述第二导线的至少一个。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。