消除横向绝缘栅双极型晶体管拖尾电流的方法与流程

本发明涉及半导体功率器件，特别是双子导电功率器件的材料和结构。

背景技术：

众所周知，传统的横向双子功率器件是通过利用大注入效应引入的大量空穴和电子来导电。例如最典型的横向绝缘栅双极型晶体管器件(ligbt)，由于使用了双子导电，所以其导通电阻小，导通压降远小于同等条件下的金属氧化物半导体型器件(mos)。尽管mos器件使用多子导电，导致导通电阻较大，但其开关速度极为迅速；然而由于ligbt利用了双子导电，在功率器件关闭时漂移区中会存在大量的非平衡载流子，它们无法在短时间之内被中和掉，这导致ligbt器件在关断过程后会有一个持续时间较长的阳极拖尾电流。人们开展了大量的工作来优化这个阳极拖尾电流，例如经典的阳极短路ligbt【p.a.gough,m.r.simpson,andv.rumenik,“fastswitchinglateralinsulatedgatetransistor,”iniedmtech.dig.,1986,pp.218–221】，肖特基注入sinfet【j.k.o.sin,c.a.t.salama,l.z.hou,“thesinfet‐aschottkyinjectionmos‐gateddevice,”ieeetrans.electrondevices,vol.ed‐33,1940,1986】，sige阳极ligbt【p.li,y.q.li,andc.a.t.salama,“aheterojunctionbipolartransistorwithathinα‐siemitter,”ieeetrans. electrondevices,vol.41,no.6,pp.932–935,jun.1994】，等等。传统解决方案大多都是通过削弱阳极的大注入效应，或者通过缩短载流子寿命来减小空穴的浓度，使得在器件从导通到关闭时，非平衡载流子也相应降低，从而缩短ligbt拖尾电流的持续时间。然而，这些方案由于减小了空穴载流子的浓度，将导致器件导通时的电流密度降低，使得器件的导通损耗增大。此外，上述方案只能减小ligbt在关闭时的非平衡载流子浓度而无法彻底消除，所以ligbt的拖尾电流只能被削弱，无法被消除。

技术实现要素：

本发明所要解决的技术问题是，提供一种消除横向绝缘栅双极型晶体管拖尾电流的方法。

本发明解决所述技术问题采用的技术方案是，消除横向绝缘栅双极型晶体管拖尾电流的方法，包括下述步骤：

1)在漂移区中产生一个从阳极指向漂移区的上表面的电场，晶体管由导通转为关断；

2)在设置于漂移区上方的第二栅极上引入一个快速上升的电平，持续至晶体管完全关断。

所述第二栅极在漂移区上表面所在平面的投影与阳极在漂移区上表面所在平面的投影有重合部分。

本发明的有益效果是，能够降低导通损耗，消除横向绝缘栅双极型晶体管拖尾电流，提高晶体管关断的速度。

附图说明

图1是采用本发明方法的横向绝缘栅双极型晶体管的结构示意图。

图2是第二栅极重掺杂区15与阳极13投影重叠示意图。

图3是本发明的晶体管栅极11和第二栅极9电平变化时序示意图。

图4是本发明的第二个实施例的示意图。

具体实施方式

本发明的原理是，在横向绝缘栅双极型晶体管从导通转为截止的过程中，在一个从晶体管阳极13指向漂移区2上表面的电场的作用下，引入空穴载流子，以中和电子载流子，从而消除拖尾电流，实现横向绝缘栅双极型晶体管的迅速关断。

传统的横向绝缘栅双极型晶体管的关断过程为：栅极17收到关断信号，由于漂移区2存在非平衡电子载流子，它们向阳极13运动的过程中形成了拖尾电流。本发明通过特设的电场向漂移区2引入空穴载流子，中和了电子载流子，客观表现上即为电子载流子的浓度急速降低。另外，本发明在横向绝缘栅双极型晶体管的漂移区2上方设置了第二栅极9(也可称为“加速栅极”)，在第二栅极9上施加一个快速上升的电平，通过电容耦合到阳极13上，所以阳极13的电平随之快速上升，解决了拖尾电流的问题，实现了迅速关断。

具体的说，本发明包括下述步骤：

1)在漂移区中产生一个从阳极指向漂移区的上表面的电场，晶体管由导通转为关断；

此电场存在于相对高电平的阳极13和相对低电平区域之间，此“相对低电平区域”靠近阳极13的一端设置有第二栅极9，为产生前述电场，第二栅极9需处于低电平状态。

2)在设置于漂移区2上方的第二栅极9上引入一个快速上升的电平，持续至晶体管完全关断。

晶体管栅极17和第二栅极9的电平变化时序参见图3。

t1时刻，晶体管栅极17收到关断信号，电平降低。

t1～t2时刻，栅极17和第二栅极9同为低电平，此时由第二栅极9引入的空穴载流子将迅速中和全部或绝大部分漂移区2中的非平衡电子载流子。

t2～t3时刻，第二栅极9由低电平转为高电平。由于第二栅极9重掺杂区15和阳极13之间的寄生电容，电压将通过寄生电容从第二栅极9上耦合到阳极13上，所以阳极13的电平随之迅速上升。也可以设置一个电容19连接第二栅极9和阳极引出线10以弥补寄生电容的不足。电容19可以是分立电容器件，也可以是集成在同一颗芯片上的集成电容，如图4。

作为举例，t1到t2的时长(t2‐t1)为1～300ns,t2到t3(t3‐t2)的时长1～100ns。

图1为一个采用了本发明方法的横向绝缘栅双极型晶体管器件的实施例，包括衬底1、漂移区2、阳极13、沟道区3、欧姆接触重掺 杂区4、阴极5、栅极11、栅极介质8、阳极引出线10、阴极引出线12、缓冲区14，漂移区2、埋氧18、缓冲区14、阴极5为n型；衬底1、沟道区3、欧姆接触重掺杂区4、阳极13为p型；设置电场加强单元20覆盖于漂移区2、缓冲区14的表面的部分或全部，也可延伸至阳极13或沟道区3。电场加强单元20包括高阻导电区7、第二栅极重掺杂区15、接地掺杂区16、第二栅极9、接地电极17。电场加强单元20通过绝缘介质6与晶体管的其他部分隔离。

电场加强单元20为晶体管提供了一个特别的电场，工作时，该电场在晶体管器件从栅极11收到关断信号到器件完全关断的过程中产生消除拖尾电流的作用。

第二栅极重掺杂区15位于在高阻导电区7靠近阳极引出线10的部分，第二栅极9同第二栅极重掺杂区15直接接触，接地掺杂区16位于高阻导电区7靠近栅极11的部分，接地电极17与接地掺杂区16直接接触，接地掺杂区16和第二栅极重掺杂区15分别与栅极11和阳极引出线10隔离。第二栅极重掺杂区15靠近阳极的边缘与阳极13在漂移区2上表面所在平面上的投影相切或部分重叠，接地掺杂区16在漂移区2上表面所在平面上的投影与沟道区3部分重叠或相切。绝缘介质6的材质可以使用传统栅极介质材料，也可以使用高介电常数材料，高阻导电区7的材质可以使用轻掺杂单晶硅或多晶硅，其掺杂类型可为n型或p型，第二栅极重掺杂区15使用n型或p型重掺杂单晶或多晶硅，接地掺杂区16为n型或p型的中高浓度掺杂。