技术特征：
1.一种在绝缘表面上包括第一晶体管及第二晶体管的半导体装置，其中，所述第一晶体管包括：所述绝缘表面上的第一栅电极；所述第一栅电极上的第一绝缘膜；所述第一绝缘膜上的第一氧化物半导体膜；所述第一氧化物半导体膜上的第二绝缘膜；以及隔着所述第二绝缘膜与所述第一氧化物半导体膜重叠的第二栅电极，其中所述第一氧化物半导体膜包括与所述第一栅电极重叠的第一区域以及与氮化物绝缘膜接触的第二区域，所述第一氧化物半导体膜的所述第二区域通过所述氮化物绝缘膜中的开口与第一导电膜接触，并且在所述第一晶体管的沟道宽度方向上，所述第一栅电极与所述第二栅电极通过所述第一绝缘膜及所述第二绝缘膜中的开口相互连接，所述第二晶体管包括：所述第一绝缘膜上的第二氧化物半导体膜；所述第二氧化物半导体膜上的第三绝缘膜；以及隔着所述第三绝缘膜与所述第二氧化物半导体膜重叠的第三栅电极，其中所述第二氧化物半导体膜包括与所述第三栅电极重叠的第一区域以及与所述氮化物绝缘膜接触的第二区域，并且所述第二氧化物半导体膜的所述第二区域通过所述氮化物绝缘膜中的开口与第二导电膜接触，并且，在所述第一氧化物半导体膜及所述第二氧化物半导体膜的每一个中，所述第一区域及所述第二区域具有不同的杂质元素浓度。2.根据权利要求1所述的半导体装置，其中包括在所述第二氧化物半导体膜中的金属元素的原子数比不同于包括在所述第一氧化物半导体膜中的金属元素的原子数比。3.根据权利要求1所述的半导体装置，其中所述杂质元素是氢、硼、碳、氮、氟、铝、硅、磷、氯和稀有气体元素中的至少一个。4.根据权利要求1所述的半导体装置，其中在所述第一氧化物半导体膜中，所述第二区域的杂质元素浓度比所述第一区域的杂质元素浓度高，为1×1018atoms/cm3以上且1×1022atoms/cm3以下，并且在所述第二氧化物半导体膜中，所述第二区域的杂质元素浓度比所述第一区域的杂质元素浓度高，为1×1018atoms/cm3以上且1×1022atoms/cm3以下。5.根据权利要求1所述的半导体装置，其中所述第一绝缘膜包括通过加热释放氧的氧化物绝缘膜。6.根据权利要求1所述的半导体装置，其中所述第一晶体管的沟道长度为1.45μm以上且2.2μm以下。7.根据权利要求1所述的半导体装置，其中所述第一晶体管在驱动电路部中且所述第二晶体管在像素部中。8.一种在绝缘表面上包括第一晶体管及第二晶体管的半导体装置，其中，所述第一晶体管包括：所述绝缘表面上的第一栅电极；所述第一栅电极上的第一绝缘膜；所述第一绝缘膜上的第一氧化物半导体膜；所述第一氧化物半导体膜上的第二绝缘膜；以及隔着所述第二绝缘膜与所述第一氧化物半导体膜重叠的第二栅电极，其中所述第一氧化物半导体膜包括与所述第一栅电极重叠的第一区域以及与氮化物绝缘膜接触的第二区域，所述第一氧化物半导体膜的所述第二区域通过所述氮化物绝\t缘膜中的开口与第一导电膜接触，并且在所述第一晶体管的沟道宽度方向上，所述第一栅电极与所述第二栅电极通过所述第一绝缘膜及所述第二绝缘膜中的开口相互连接，所述第二晶体管包括：所述第一绝缘膜上的第二氧化物半导体膜；所述第二氧化物半导体膜上的第三绝缘膜；以及隔着所述第三绝缘膜与所述第二氧化物半导体膜重叠的第三栅电极，其中所述第二氧化物半导体膜包括与所述第三栅电极重叠的第一区域以及与所述氮化物绝缘膜接触的第二区域，并且所述第二氧化物半导体膜的所述第二区域通过所述氮化物绝缘膜中的开口与第二导电膜接触，在所述第一氧化物半导体膜及所述第二氧化物半导体膜的每一个中，所述第一区域及所述第二区域具有不同的杂质元素浓度，所述第一氧化物半导体膜具有至少包括第一膜及第二膜的多层结构，所述第一膜和所述第二膜具有不同的金属元素的原子数比，所述第二氧化物半导体膜具有至少包括第三膜及第四膜的多层结构，并且，所述第三膜具有与所述第一膜相同的金属元素的原子数比，所述第四膜具有与所述第二膜相同的金属元素的原子数比。9.根据权利要求8所述的半导体装置，其中在所述第一氧化物半导体膜中，所述第二膜覆盖所述第一膜的顶面及侧面，并且在所述第二氧化物半导体膜中，所述第四膜覆盖所述第三膜的顶面及侧面。10.根据权利要求8所述的半导体装置，其中所述杂质元素是氢、硼、碳、氮、氟、铝、硅、磷、氯和稀有气体元素中的至少一个。11.根据权利要求8所述的半导体装置，其中在所述第一氧化物半导体膜中，所述第二区域的杂质元素浓度比所述第一区域的杂质元素浓度高，为1×1018atoms/cm3以上且1×1022atoms/cm3以下，并且在所述第二氧化物半导体膜中，所述第二区域的杂质元素浓度比所述第一区域的杂质元素浓度高，为1×1018atoms/cm3以上且1×1022atoms/cm3以下，12.根据权利要求8所述的半导体装置，其中所述第一绝缘膜包括通过加热释放氧的氧化物绝缘膜。13.根据权利要求8所述的半导体装置，其中所述第一晶体管的沟道长度为1.45μm以上且2.2μm以下。14.根据权利要求8所述的半导体装置，其中所述第一晶体管在驱动电路部中且所述第二晶体管在像素部中。