1.一种电子组件（500），
包括壳体（510）和部分地嵌入到所述壳体（510）中的引线框架区段（200），
其中所述引线框架区段（200）包括第一象限（210）、第二象限（220）、第三象限（230）和第四象限（240），
其中所述象限（210、220、230、240）中的每个包括第一引线框架部分（300）和第二引线框架部分（400），
其中每个第一引线框架部分（300）包括芯片着陆区（310），
其中所有四个象限（210、220、230、240）的芯片着陆区（310）与所述引线框架区段（200）的公共中心区域（250）相邻地被布置。
2.根据权利要求1所述的电子组件（500），
其中所述四个象限（210、220、230、240）相对于彼此对称地被配置。
3.根据权利要求2所述的电子组件（500），
其中所述四个象限（210、220、230、240）相对于彼此旋转对称地被配置。
4.根据前述权利要求中的任一项所述的电子组件（500），
其中所有四个象限（210、220、230、240）的所有引线框架部分（300、400）彼此电隔离。
5.根据前述权利要求中的任一项所述的电子组件（500），
其中每个第一引线框架部分（300）的芯片着陆区（310）包括第一外边缘（311）和第二外边缘（312），
其中所述第一象限（210）的第一引线框架部分（300）的第一外边缘（311）与所述第二象限（220）的第一引线框架部分（300）的第二外边缘（312）平行地并且直接相邻地被布置，
其中所述第一象限（210）的第一引线框架部分（300）的第二外边缘（312）与所述第四象限（240）的第一引线框架部分（300）的第一外边缘（311）平行地并且直接相邻地被布置。
6.根据前述权利要求中的任一项所述的电子组件（500），
其中在所有情况下电子半导体芯片（530）、特别是光电子半导体芯片被布置在每个芯片着陆区（310）上，
其中每个电子半导体芯片（530）导电连接到相应的象限（210、220、230、240）的第二引线框架部分（400）。
7.根据权利要求5和6所述的电子组件（500），
其中所述电子半导体芯片（530）的芯片边缘（533）与所述芯片着陆区（310）的外边缘（311、312）基本上平行地被定向。
8.根据权利要求6和7中的任一项所述的电子组件（500），
其中保护芯片（540）被布置在象限（210、220、230、240）的芯片着陆区（310）上，所述保护芯片导电连接到所述象限（210、220、230、240）的第二引线框架部分（400）。
9.根据前述权利要求中的任一项所述的电子组件（500），
其中所述第一象限（210）的第一引线框架部分（300）被布置在所述第一象限（210）的第二引线框架部分（400）和所述第二象限（220）的第二引线框架部分（400）之间。
10.根据前述权利要求中的任一项所述的电子组件（500），
其中所述第一象限（210）的第一引线框架部分（300）被布置在所述第一象限（210）的第二引线框架部分（400）和所述第四象限（240）的第二引线框架部分（400）之间。
11.一种用于制造电子组件（500）的引线框架（100），
包括第一引线框架区段（200、201），所述第一引线框架区段包括第一象限（210）、第二象限（220）、第三象限（230）和第四象限（240），
其中所述象限（210、220、230、240）中的每个包括第一引线框架部分（300）和第二引线框架部分（400），
其中每个第一引线框架部分（300）包括用于容纳电子半导体芯片（530）的芯片着陆区（310），
其中所有四个象限（210、220、230、240）的芯片着陆区（310）与所述第一引线框架区段（200、201）的公共中心区域（250）相邻地被布置。
12.根据权利要求11所述的引线框架（100），
其中所述引线框架（100）包括像所述第一引线框架区段（200、201）一样被配置的第二引线框架区段（200、202）和第三引线框架区段（200、203）。
13.根据权利要求12所述的引线框架（100），
其中所述第一引线框架区段（200、201）的第一象限（210）的第一引线框架部分（300）与所述第二引线框架区段（200、202）的第三象限（230）的第一引线框架部分（300）并且与所述第三引线框架区段（200、203）的第四象限（240）的第二引线框架部分（400）整体连续地被配置。
14.根据权利要求12和13中任一项所述的引线框架（100），
其中所述第一引线框架区段（200、201）的第一象限（210）的第二引线框架部分（400）与所述第二引线框架区段（200、202）的第二象限（220）的第一引线框架部分（300）、与所述第二引线框架区段（200、202）的第二象限（220）的第二引线框架部分（400）并且与所述第三引线框架区段（200、203）的第四象限（240）的第二引线框架部分（400）整体连续地被配置。
15.一种用于制造电子组件（500）的方法，
包括以下步骤：
提供根据权利要求11至14中的任一项所述的引线框架（100）；
将所述第一引线框架区段（200）嵌入到壳体（510）中；
在所有情况下在所述第一引线框架区段（200）的每个第一引线框架部分（300）的芯片着陆区（310）上布置电子半导体芯片（530）、特别是光电子半导体芯片。