电子组件、用于制造电子组件的引线框架和方法与流程

本发明涉及根据专利权利要求1所述的电子组件、根据专利权利要求11所述的用于制造电子组件的引线框架、以及根据专利权利要求15所述的用于制造电子组件的方法。

背景技术：

本专利申请要求德国专利申请DE 10 2014 110 074.3的优先权，该专利申请的公开内容特此通过引用被并入。

包括具有嵌入式引线框架的壳体的电子组件根据现有技术是已知的。特别地，已知对应的光电子组件，例如发光二极管组件。在这种电子组件的情况下，嵌入到壳体中的引线框架用于电接触电子组件的电子半导体芯片，并且用于使在电子组件的操作期间在电子半导体芯片中制造的废热耗散。包括多于一个电子半导体芯片的电子组件也是已知的。

技术实现要素：

本发明的一个目的在于提供一种电子组件。该目的是借助于包括权利要求1的特征的电子组件实现的。本发明的另一目的在于提供一种用于制造电子组件的引线框架。该目的是借助于包括权利要求11的特征的引线框架实现的。本发明的另一目的在于说明一种用于制造电子组件的方法。该目的是借助于包括权利要求15的特征的方法实现的。在从属权利要求中说明了各种改进方案。

一种电子组件包括壳体和部分地嵌入到壳体中的引线框架区段。该引线框架区段包括第一象限（quadrant）、第二象限、第三象限和第四象限。所述象限中的每个包括第一引线框架部分和第二引线框架部分。每个第一引线框架部分包括芯片着陆区（landing area）。所有四个象限的芯片着陆区与引线框架区段的公共中心区域相邻地被布置。有利地，嵌入到该电子组件的壳体中的引线框架区段的四个象限的芯片着陆区因此彼此非常接近地被布置。这使被布置在引线框架区段的芯片着陆区上的电子组件的电子半导体芯片有可能也彼此非常接近被布置。

在电子组件的一个实施例中，四个象限相对于彼此对称地被布置。有利地，这导致嵌入到电子组件的壳体中的引线框架区段的简单且规则的几何结构。在这种情况下，引线框架区段的每个象限的引线框架部分具有相同的尺寸，由此对于布置在各个象限的引线框架部分的芯片着陆区上的电子半导体芯片产生相似或相同的状况。电子组件的引线框架区段的四个象限的对称配置附加地简化电子组件的安装。在这种情况下，电子组件的引线框架区段的象限的相互对称配置可以特别地实现在安装电子组件期间电子组件的自对准。

在电子组件的一个实施例中，四个象限相对于彼此旋转对称地被配置。有利地，这实现电子组件的引线框架区段的所有象限的引线框架部分的均匀配置，而不需要引线框架区段的象限的镜像对称配置。因此，可以避免在镜像轴处形成的引线框架区段的机械弱点。

在电子组件的一个实施例中，所有四个象限的所有引线框架部分彼此电隔离。这使四个电子半导体芯片有可能经由嵌入到电子组件的壳体中的引线框架区段的四个象限的引线框架部分彼此分离地被驱动。

在电子组件的一个实施例中，每个第一引线框架部分的芯片着陆区包括第一外边缘和第二外边缘。在这种情况下，第一象限的第一引线框架部分的第一外边缘与第二象限的第一引线框架部分的第二外边缘平行地并且直接相邻地被布置。第一象限的第一引线框架部分的第二外边缘与第四象限的第一引线框架部分的第一外边缘平行地并且直接相邻地被布置。有利地，这导致电子组件的引线框架区段的四个象限的第一引线框架部分的芯片着陆区的特别紧凑和节省空间的布置。

在电子组件的一个实施例中，在所有情况下，在每个芯片着陆区上布置电子半导体芯片、特别是光电子半导体芯片。在这种情况下，每个电子半导体芯片导电连接到相应的象限的第二引线框架部分。电子半导体芯片可以例如是发光二极管芯片（LED芯片）。有利地，电子半导体芯片彼此非常接近地被布置在该电子组件中。如果电子半导体芯片是发光的光电子半导体芯片，则这例如提供以下优点：由各个光电子半导体芯片发射的光从非常靠近的起始点被发射，并且因此良好地被混合。电子半导体芯片在第一引线框架部分的芯片着陆区上的布置以及在电子半导体芯片和第二引线框架部分之间的导电连接使得有可能经由电子组件的引线框架区段的相应象限的第一引线框架部分和第二引线框架部分来电驱动每个电子半导体芯片。

在电子组件的一个实施例中，电子半导体芯片的芯片边缘与芯片着陆区的外边缘基本上平行地被定向。有利地，这导致电子半导体芯片的特别紧凑和节省空间的布置，这使电子组件的电子半导体芯片有可能彼此特别接近地被布置。

在电气组件的一个实施例中，保护芯片被布置在象限的芯片着陆区上，所述保护芯片导电连接到该象限的第二引线框架部分。保护芯片可以例如是ESD保护芯片，用于保护布置在同一芯片着陆区上的电子半导体芯片免受由于静电放电引起的损害。也有可能在所有情况下在电子组件的引线框架区段的每个象限的芯片着陆区上提供对应的保护芯片。

在电子组件的一个实施例中，第一象限的第一引线框架部分被布置在第一象限的第二引线框架部分和第二象限的第二引线框架部分之间。这具有以下优点：第一象限和第二象限的第二引线框架部分通过第一象限的第一引线框架部分彼此分离，所述第二引线框架部分在电子组件的操作期间在较低的温度下被布置，该第一引线框架部分在电子组件的操作期间处于较高的温度，由此在电子组件的操作期间建立特别大的温度梯度，这实现来自第一象限的第一引线框架部分的废热的有效耗散。

在电子组件的一个实施例中，第一象限的第一引线框架部分被布置在第一象限的第二引线框架部分和第四象限的第二引线框架部分之间。这具有以下优点：第一象限和第四象限的第二引线框架部分通过第一象限的第一引线框架部分彼此分离，所述第二引线框架部分在电子组件的操作期间处于较低的温度，该第一引线框架部分在电子组件的操作期间处于较高的温度，由此在电子组件的操作期间特别大的温度梯度产生，这实现来自第一象限的第一引线框架部分的废热的有效耗散。

一种用于制造电子组件的引线框架包括第一引线框架区段，该第一引线框架区段包括第一象限、第二象限、第三象限和第四象限。所述象限中的每个包括第一引线框架部分和第二引线框架部分。每个第一引线框架部分包括用于容纳电子半导体芯片的芯片着陆区。所有四个象限的芯片着陆区与第一引线框架区段的公共中心区域相邻地被布置。有利地，该引线框架的第一引线框架区段的四个象限的芯片着陆区彼此特别接近，这在由第一引线框架制造的电子组件的情况下实现四个电子半导体芯片在第一引线框架区段的四个象限的四个芯片着陆区上特别密集的布置。

在引线框架的一个实施例中，该引线框架包括像第一引线框架区段一样被配置的第二引线框架区段和第三引线框架区段。有利地，该引线框架因此适于在公共工作过程中并行地制造多个电子组件。这有利地实现电子组件的成本有效的制造。

在引线框架的一个实施例中，第一引线框架区段的第一象限的第一引线框架部分与第二引线框架区段的第三象限的第一引线框架部分并且与第三引线框架区段的第四象限的第二引线框架部分整体连续地被配置。有利地，这导致引线框架的高的机械稳定性，这简化在由引线框架制造电子组件期间引线框架的处置。特别地，引线框架的引线框架区段的引线框架部分的整体连续配置防止引线框架的各个部分在引线框架的处理期间被折弯（bent away）或折转。

在引线框架的一个实施例中，第一引线框架区段的第一象限的第二引线框架部分与第二引线框架区段的第二象限的第一引线框架部分、与第二引线框架区段的第二象限的第二引线框架部分以及与第三引线框架区段的第四象限的第二引线框架部分整体连续地被配置。有利地，这导致引线框架的机械稳定的配置，从而简化在由引线框架制造电子组件期间引线框架的处置。

一种用于制造电子组件的方法包括用于提供上面所提及的类型的引线框架、用于将第一引线框架区段嵌入到壳体中、以及用于在所有情况下将电子半导体芯片、特别是光电子半导体芯片布置在第一引线框架区段的每个第一引线框架部分的芯片着陆区上的步骤。该方法有利地使得有可能制造包括电子半导体芯片的电子组件，所述电子半导体芯片彼此非常接近地被布置。在这种情况下，电子半导体芯片例如可以是发光二极管芯片（LED芯片）。在根据该方法制造的电子组件的情况下，发光二极管芯片的辐射发射面然后有利地彼此非常接近。由于在该方法中使用的引线框架的机械稳健的几何结构，该方法可以有利地以特别简单的方式实现。

附图说明

联合示范性实施例的以下描述，本发明的上述特性、特征和优点以及实现所述特性、特征和优点的方式将变得更清楚和更清楚地被理解，所述示范性实施例联合附图更详细地被解释。这里在所有情况下以示意图：

图1示出包括多个引线框架区段的引线框架；

图2示出该引线框架的一个引线框架区段的放大视图；

图3示出包括嵌入到壳体中的该引线框架区段的电子组件的平面图；

图4示出该电子组件的后视图；以及

图5示出载体的透视图，该载体具有布置在该载体上的该电子组件。

具体实施方式

图1示出引线框架100的示意性平面图。该引线框架100被提供用于制造多个电子组件。举例来说，可以例如由该引线框架100制造光电子组件、特别是发光二极管组件（LED组件）。

该引线框架100包括导电材料、优选地金属。该引线框架100以基本上平板的形式被配置，该平板包括上侧101和与上侧101相对的下侧102。该引线框架100包括在上侧101和下侧102之间延伸的切口，所述切口可以例如通过蚀刻方法、压印方法和/或冲压方法来生成。

该引线框架100包括以相同方式配置的多个引线框架区段200。在所图解的示例中，该引线框架100包括六个引线框架区段200。然而，该引线框架100也可以包括不同数量的引线框架区段200，特别是显著更大数量的引线框架区段200。

该引线框架100的引线框架区段200在所有情况下包括基本上矩形的基本形状、优选地特别是基本上正方形的基本形状。该引线框架100的引线框架区段200以规则的矩阵布置来布置并且以材料均匀连续的方式彼此连接。例如，该引线框架100的第一引线框架区段200、201在第一侧边缘处连接到该引线框架100的第二引线框架区段200、202，并且在第二侧边缘处连接到该引线框架100的第三引线框架区段200、203，该第二侧边缘垂直于该第一侧边缘。

图2示出该引线框架100的单个引线框架区段200的放大示意图。该引线框架区段200包括第一象限210、第二象限220、第三象限230和第四象限240。该引线框架区段200的象限210、220、230、240被布置成围绕该引线框架区段200的中心区域250。

象限210、220、230、240相对于彼此对称地被配置。在所图解的示例中，象限210、220、230、240相对于围绕引线框架区段200的中心区域250在所有情况下90°角的旋转而旋转对称地被配置。第二象限220通过第一象限210围绕中心区域250旋转90°而形成。第三象限230通过第二象限220围绕中心区域250旋转90°而形成。第四象限240通过第三象限230围绕中心区域250旋转90°而形成。第一象限210通过第四象限240围绕中心区域250旋转90°而形成。

相对于以延伸穿过中心区域250的垂直轴和伸展穿过中心区域250的水平轴的镜像附加地或替代地镜像对称地配置象限210、220、230、240是可能的。

引线框架区段200的象限210、220、230、240中的每个在所有情况下包括第一引线框架部分300和第二引线框架部分400。在引线框架区段200的区域中，象限210、220、230、240的第一引线框架部分300和第二引线框架部分400以及不同象限210、220、230、240的引线框架部分300、400都不彼此连接。更确切地说，象限210、220、230、240的所有引线框架部分300、400通过在引线框架100中所提供的切口彼此分离。然而，引线框架区段200的象限210、220、230、240的引线框架部分300、400在引线框架100的装配中经由引线框架100的其它引线框架区段200的引线框架部分300、400彼此连接，由此引线框架100总体上被保持在一起。这在图1中是可识别的。

引线框架区段200的象限210、220、230、240的第一引线框架部分300在所有情况下包括从引线框架区段200的两个相互垂直地定向的外边缘延伸到引线框架区段200的中心区域250的L形支架（bracket）的基本形状。因此，每个象限210、220、230、240的第一引线框架部分300在所有情况下对被布置在引线框架区段200的角落处的相应的象限210、220、230、240的角落区域进行定界。相应的象限210、220、230、240的第二引线框架部分400被布置在所述相应的角落区域中。

这具有以下因此：在所有情况下，引线框架区段200的两个第一引线框架部分300的区域被布置在引线框架区段200的两个第二引线框架部分400之间。举例来说，第一象限210的第一引线框架部分300的区域和第二象限220的第一引线框架部分300的区域被布置在第一象限210的第二引线框架部分400和第二象限220的第二引线框架部分400之间。第一象限210的第一引线框架部分300的区域和第四象限240的第一引线框架部分300的区域被布置在第一象限210的第二引线框架部分400和第四象限240的第二引线框架部分400之间。

引线框架区段200的每个第一引线框架部分300包括与引线框架区段200的中心区域250相邻地布置的芯片着陆区310。因此，引线框架区段200的第一引线框架部分300的芯片着陆区310也彼此直接相邻并且仅通过布置在引线框架区段200的各个第一引线框架部分300之间的切口彼此分离。每个芯片着陆区310包括第一外边缘311和垂直于第一外边缘311定向的第二外边缘312。第一象限210的第一引线框架部分300的芯片着陆区310的第一外边缘311与第二象限220的第一引线框架部分300的芯片着陆区310的第二外边缘312平行地且直接相邻地被布置。第一象限210的第一引线框架部分300的芯片着陆区310的第二外边缘312与第四象限240的第一引线框架部分300的芯片着陆区310的第一外边缘311平行地且直接相邻地被布置。

引线框架区段200的象限210、220、230、240的第一引线框架部分300的芯片着陆区310被提供用于容纳电子半导体芯片。举例来说，可以在引线框架区段200的第一引线框架部分300的芯片着陆区310上布置光电子半导体芯片、特别是例如发光二极管芯片（LED芯片）。

引线框架区段200的象限210、220、230、240的基本上L形支架形状的第一引线框架部分300在所有情况下包括在与引线框架区段200的第一外边缘相邻的端部区域处的第一连接区域320，以及在与引线框架区段200的第二外边缘相邻的端部区域处的第二连接区域330。引线框架区段200的象限210、220、230、240的第二引线框架部分400在所有情况下包括在与引线框架区段200的相应的第一外边缘相邻的外边缘处的第三连接区域310，以及在与引线框架区段200的相应的第二外边缘相邻的外边缘处的第四连接区域420和第五连接区域430。

在所图解的示例中，引线框架区段200的象限210、220、230、240的对称性也延伸到它们的连接区域320、330、410、420、430。然而，这不是绝对必要的。引线框架区段200的象限210、220、230、240的对称性也可以限于象限210、220、230、240的引线框架部分300、400的其它区域。

经由连接区域320、330、410、420、430，引线框架100的每个引线框架区段200的引线框架部分300、400连接到引线框架100的相邻引线框架区段200的引线框架部分300、400，如在图1中可识别的。引线框架100的第一引线框架区段200、201的第一象限210的第一引线框架部分300整体连续地连接到第二引线框架区段200、202的第三象限230的第一引线框架部分300，其中第一引线框架区段200、201的第一象限210的第一引线框架部分300的第二连接区域330连接到第二引线框架区段200、202的第三象限230的第一引线框架部分300的第二连接区域330。此外，第一引线框架区段200、201的第一象限210的第一引线框架部分300经由其第一连接区域320整体连续地连接到引线框架100的第三引线框架区段200、203的第四象限240的第二引线框架部分400的第五连接区域430。第一引线框架区段200、201的第一象限210的第二引线框架部分400经由其第五连接区域430整体连续地连接到第二引线框架区段200、202的第二象限220的第一引线框架部分300的第一连接区域320。此外，第一引线框架区段200、201的第一象限210的第二引线框架部分400经由其第四连接区域420整体连续地连接到第二引线框架区段200、202的第二象限220的第二引线框架部分400的第三连接区域410。此外，第一引线框架区段200、201的第一象限210的第二引线框架部分400经由其第三连接区域410整体连续地连接到引线框架100的第三引线框架区段200、203的第四象限240的第二引线框架部分400的第四连接区域420。

引线框架100的引线框架区段200可以通过沿着分离区域110划分引线框架100而被单体化（singulated）。在这种情况下，分离区域110延伸穿过各个引线框架部段200的引线框架部分300、400的连接区域320、330、410、420、430之间的连接。

图3示出电子组件500的示意性平面图。图4示出电子组件500的下侧的示意图。电子组件500可以例如是光电子组件、特别是例如发光二极管组件（LED组件）。

电子组件500包括引线框架100的引线框架区段200中的一个。此外，电子组件500包括壳体510，该壳体包括上侧511和与上侧511相对的下侧512。空腔520被配置在壳体510的上侧511处。电子组件500的引线框架区段200被嵌入到电子组件500的壳体510中。在这种情况下，在壳体510的下侧512处至少部分地暴露引线框架区段200的下侧102。电子组件500的引线框架区段200的上侧101至少部分地被暴露在电子组件500的壳体510的上侧511处的空腔520的区域中。

壳体510包括电绝缘材料、例如塑料材料。可以通过模制方法、特别是例如通过传递模制、注射模制或压缩模制来制造壳体510。在这种情况下，在配置电子组件500的壳体510期间，电子组件500的引线框架区段200优选地已经被嵌入到壳体510中。

特别优选地，可以同时执行多个电子组件500的并行制造。在这种情况下，引线框架100的每个引线框架区段200在所有情况下被嵌入到壳体510中，而引线框架100的引线框架区段200仍然彼此连接。之后，沿着分离区域110共同地划分各个电子组件500的壳体510和引线框架区段200，以便使因此形成的电子组件500单体化。

电子组件500的引线框架区段200的象限210、220、230、240的各个引线框架部分300、400通过电子组件500的壳体510相对于彼此被固定和保持在一起，所述引线框架部分不再彼此连接并且彼此电绝缘。

在电子组件500的壳体510的上侧511处的空腔520的区域中，至少引线框架区段200的所有象限210、220、230、240的所有引线框架部分300、400的区域不被壳体510的材料覆盖。特别地，引线框架区段200的第一引线框架部分300的芯片着陆区310也不被壳体510的材料覆盖。

在所有情况下，电子半导体芯片530被布置在引线框架区段200的每个芯片着陆区310上。电子半导体芯片530在所有情况下包括上侧531和与上侧531相对的下侧532。电子半导体芯片530被布置在芯片着陆区310上，使得电子半导体芯片530的下侧532在所有情况下面向引线框架区段200的相应的象限210、220、230、240的第一引线框架部分300的芯片着陆区310的上侧101。在这种情况下，电子半导体芯片530的下侧532可以借助于例如焊连续地接或某一其它芯片接合连接而连接到相应的芯片着陆区310。

电子半导体芯片530例如可以是光电子半导体芯片，所述光电子半导体芯片被配置用于发射或用于吸收电磁辐射。在这种情况下，电子半导体芯片530的上侧531可以是辐射通过面、例如辐射发射面。电子半导体芯片530例如可以是发光二极管芯片（LED芯片）。在这种情况下，波长转换元件可以可选地被布置在电子半导体芯片530的上侧531处。

电子半导体芯片530在所有情况下包括基本上矩形的基本形状、例如基本上正方形的形状。这里，电子半导体芯片530的芯片边缘533在所有情况下优选地与引线框架区段200的第一引线框架部分300的芯片着陆区310的外边缘311、312基本上平行地被定向。因此，电子组件500的各个电子半导体芯片530彼此非常接近地被布置。

电子组件500的每个象限210、220、230、240的电子半导体芯片530导电连接到相应的第一引线框架部分300和相应的第二引线框架部分400。在所图解的示例中，电子半导体芯片530和第一引线框架部分300之间的导电连接在所有情况下经由相应的电子半导体芯片530的下侧532和相应的第一引线框架部分300的芯片着陆区310的上侧101之间的芯片接合连接来制造。到相应的第二引线框架部分400的导电连接在所有情况下通过从相应的光电子半导体芯片530的上侧531伸展到相应的第二引线框架部分400的接合线550来制造。然而，例如，也将可能的是，也在所有情况下经由接合线制造电子半导体芯片530和第一引线框架部分300之间的导电连接。

电子组件500的引线框架区段200的引线框架部分300、400的下侧102可以用于电接触电子组件500，所述下侧在电子组件500的下侧处被暴露。电子组件500的引线框架区段200的每个第一引线框架部分300在下侧102处包括第一焊接接触垫340和第三焊接接触垫350。在所图解的示例中，第一焊接接触垫340和第三焊接接触垫350被配置为彼此空间分离的焊接区域，尽管这不是绝对必要的。替代地，也可能的是在所有情况下在电子组件500的引线框架区段200的象限210、220、230、240的第一引线框架部分300的下侧102处提供仅仅一个连续的焊接接触垫。电子组件500的引线框架区段200的象限210、220、230、240的第二引线框架部分400的下侧102在所有情况下包括第二焊接接触垫440。电子组件500的焊接接触垫340、350、440可以用于电接触电子组件500及其电子半导体芯片530。电子组件500可以例如被配置为SMD组件并且被提供用于表面安装、例如用于通过回流焊接的表面安装。

除了电子半导体芯片530之外，电子组件500可以包括另外的芯片。在所图解的示例中，电子组件500包括三个保护芯片540，所述保护芯片在电子组件500的第一象限210、第三象限230和第四象限240上与电子半导体芯片530并联连接。布置在电子组件500的引线框架区段200的第二象限220中的电子半导体芯片530不包括并联连接的保护芯片540。然而，不言而喻，保护芯片540也可以在电子组件500的引线框架区段200的第二象限220上被提供。

保护芯片540可以例如被配置为ESD保护芯片（静电放电），用于保护电子半导体芯片530免受由于静电放电引起的损害。

每个保护芯片540包括上侧541和与上侧541相对的下侧542。保护芯片540被布置在电子组件500的引线框架区段200的相应的象限210、230、240的第一引线框架部分300上，使得保护芯片540的下侧542面向第一引线框架部分300的上侧101并且借助于芯片接合连接被连接到第一引线框架部分300的上侧101，由此也形成相应的保护芯片540和相应的第一引线框架部分300之间的导电连接。借助于在保护芯片540的电接触件和电子组件500的引线框架区段200的相应的象限210、230、240的相应的第二引线框架部分400之间的接合线550制造另一导电连接，所述电接触件被布置在相应的保护芯片540的上侧541处。

灌封材料可以被布置在电子组件500的壳体510的上侧511处的空腔520中，所述灌封材料覆盖电子半导体芯片530。因此，电子半导体芯片530被保护免受由于外部影响引起的损害。如果电子半导体芯片530是发光的光电子半导体芯片，则布置在空腔520中的灌封材料也可以包括嵌入的波长转换颗粒，所述波长转换颗粒被提供用于转换由电子半导体芯片530发射的电磁辐射的波长。

图5示出具有上侧601的载体600的示意性透视图。载体600可以例如被配置为印刷电路板或某一其它类型的电路载体。

电子组件500被布置在载体600的上侧601处并且在载体600的上侧601处被电接触。为了电接触电子组件500的目的，在载体600的上侧601处配置电接触垫，所述接触垫被细分成第一象限610、第二象限620、第三象限630和第四象限640。每个象限610、620、630、640包括第一导体轨道（conductor track）区650和第二导体轨道区660。所有象限610、620、630、640的导体轨道区650、660彼此电绝缘。

电子组件500被布置在载体600的上侧601上，使得电子组件500的壳体510的下侧512面向载体600的上侧601。电子组件500的焊接接触垫340、350、440导电连接到在载体600的上侧601处的导体轨道区650、660，所述焊接接触垫被布置在电子组件500的下侧处。电子组件500的引线框架区段200的第一象限210的焊接接触垫340、350、440连接到载体600的第一象限610的导体轨道区650、660。电子组件500的引线框架区段200的第二象限220的焊接接触垫340、350、440导电连接到第二象限620的导体轨道区650、660。电子组件500的引线框架区段200的第三象限230的焊接接触垫340、350、440导电连接到载体600的第三象限630的导体轨道区650、660。电子组件500的引线框架区段200的第四象限240的焊接接触垫340、350、440导电连接到载体600的第四象限650的导体轨道区650、660。这里，在所有情况下，第一引线框架部分300的第一焊接接触垫340和第三焊接接触垫350连接到第一导体轨道区650，并且第二引线框架部分400的第二焊接接触垫440连接到第二导体轨道区660。

在电子组件500的操作期间在电子半导体芯片530中产生的废热可以经由电子组件500的引线框架区段200的第一引线框架部分300和载体600的第一导体轨道区650耗散到载体600中。

由于将电子组件500的引线框架区段200细分成象限210、220、230、240以及将载体600的上侧601细分成象限610、620、630、640，专用的完整的象限有利地可用于使电子组件500的每个电子半导体芯片530的废热耗散，这使废热能够有效地从电子半导体芯片530被输送走。有利地，用于使各个电子半导体芯片530的废热耗散的热路径在这种情况下已经在电子组件500中被分离。

另一优点是，在电子组件500的操作期间在所有情况下将处于不同温度水平的第一导体轨道区650和第二导体轨道区660分别在载体600的上侧601处交替，由此建立最大温度梯度，这使得能够特别有效地耗散来自电子组件500的废热。

已基于优选的示范性实施例更具体详细地图解和描述了本发明。不过，本发明不受限于所公开的示例。更确切地说，在不离开本发明的保护范围的情况下，本领域技术人员可以从中导出其它变型方案。

附图标记列表

100引线框架

101上侧

102下侧

110分离区域

200引线框架区段

201第一引线框架区段

202第二引线框架区段

203第三引线框架区段

210第一象限

220第二象限

230第三象限

240第四象限

250中心区域

300第一引线框架部分

310芯片着陆区

311第一外边缘

312第二外边缘

320第一连接区域

330第二连接区域

340第一焊接接触垫

350第三焊接接触垫

400第二引线框架部分

410第三连接区域

420第四连接区域

430第五连接区域

440第二焊接接触垫

500电子组件

510壳体

511上侧

512下侧

520空腔

530电子半导体芯片

531上侧

532下侧

533芯片边缘

540保护芯片

541上侧

542下侧

550接合线

600载体

601上侧

610第一象限

620第二象限

630第三象限

640第四象限

650第一导体轨道区

660第二导体轨道区