半导体装置的制造方法与流程

本申请案享有以日本专利申请案2015-175951号(申请日：2015年9月7日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置的制造方法。

背景技术：

晶片等形成在半导体衬底上的多个半导体元件通过沿着半导体衬底上所设置的切割区域进行切割而被分割为多个半导体芯片。有半导体衬底为例如如GaN系半导体层/硅衬底/金属膜般包含不同的多种材料的复合衬底的情况。对复合衬底进行切割时，由于各种材料的物性不同，所以，容易产生衬底的碎屑或裂纹等。因此，难以提高半导体装置的切割良率。

技术实现要素：

本发明的实施方式提供一种能够提高包含多种材料的半导体衬底的切割良率的半导体装置的制造方法。

实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的所述第1面上所设置的氮化物半导体层，以所述衬底露出的方式通过蚀刻而局部形成第1沟槽，在所述第1沟槽内露出的所述衬底，以保留所述衬底的一部分的方式形成第2沟槽，对所述衬底以所述第2沟槽不从所述第2面侧露出的方式进行去除，从而使所述衬底变薄，在所述衬底的第2面侧形成金属膜，将形成有所述第2沟槽的部位的所述金属膜去除，在形成有所述第2沟槽的部位的所述衬底，以所述第2沟槽从所述第2面侧露出的方式形成第3沟槽。

附图说明

图1是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图2是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图3是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图4是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图5是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图6是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图7是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图8是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图9是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图10是表示第1实施方式的半导体装置的制造方法的示意步骤剖视图。

图11是第1实施方式的半导体装置的制造方法的作用·效果的说明图。

图12是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图13是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图14是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图15是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图16是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图17是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图18是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

图19是表示第2实施方式的半导体装置的制造方法的示意步骤剖视图。

具体实施方式

以下，一边参照附图，一边对本发明的实施方式进行说明。另外，在以下的说明中，对相同或类似的部件等标注相同的符号，关于已作说明的部件等，适当省略其说明。

另外，本说明书中，“GaN系半导体”是具备GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)、及它们的中间组成的半导体的总称。

(第1实施方式)

本实施方式的半导体装置的制造方法是在包含第1面与第2面的衬底的第1面上所设置的氮化物半导体层，以衬底露出的方式通过蚀刻而局部形成第1沟槽，在第1沟槽内露出的衬底，以保留衬底的一部分的方式形成第2沟槽，对衬底以第2沟槽不从第2 面侧露出的方式进行去除，从而使衬底变薄，在衬底的第2面侧形成金属膜，将形成有第2沟槽的部位的金属膜去除，在形成有第2沟槽的部位的衬底，以第2沟槽从第2面侧露出的方式形成第3沟槽。

图1～图10是表示本实施方式的半导体装置的制造方法的示意步骤剖视图。

首先，准备在硅衬底(衬底)10上设置有GaN系半导体层(氮化物半导体层)12的半导体晶片(图1)。硅衬底10具备第1面P1与第2面P2。

硅衬底10的膜厚例如为1mm以上且2mm以下。GaN系半导体层12的膜厚例如为5μm以上且10μm以下。

GaN系半导体层12设置在硅衬底10的第1面P1上。GaN系半导体层12通过外延生长而形成在硅衬底10上。GaN系半导体层12例如具备GaN层与AlGaN层的积层构造。

接着，在GaN系半导体层12上形成多个半导体元件。半导体元件例如为HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)。

例如，在GaN系半导体层12的表面形成HEMT的源极电极14、漏极电极16、及栅极电极18(图2)。在源极电极14、漏极电极16、及栅极电极18上，例如形成未图示的保护膜。保护膜例如为氧化硅膜。

接着，在GaN系半导体层12的表面通过蚀刻而局部形成第1沟槽20(图3)。第1沟槽20是以硅衬底10露出的方式形成。

第1沟槽20沿着半导体晶片上所设置的切割区域形成。此处，切割区域是指用来通过切割将半导体元件分割为多个半导体芯片的具备规定宽度的多个预定区域。切割区域设置在GaN系半导体层12的正面侧。在切割区域未形成半导体元件的图案。切割区域例如以划分半导体元件的方式呈格子状设置在GaN系半导体层12的正面侧。

第1沟槽20的蚀刻例如通过RIE(Reactive Ion Etching，反应离子蚀刻)进行。第1沟槽20的蚀刻例如将未图示的抗蚀剂作为掩模而进行。第1沟槽20的蚀刻也可通过其他的干式蚀刻或湿式蚀刻而进行。

接着，在第1沟槽20内露出的硅衬底10形成第2沟槽22(图4)。第2沟槽22是以保留硅衬底10的方式形成。换句话说，第2沟槽22以不贯通硅衬底10的方式形成。

第2沟槽22例如通过刀片切割而形成。第2沟槽22例如也可通过划刻而形成。

第2沟槽22的宽度理想的是较第1沟槽20的宽度窄。由此，产生第2沟槽22相对于第1沟槽20的未对准，从而可抑制第2沟槽22与第1沟槽20的端部重合。若第2沟槽22与第1沟槽20的端部重合，则有可能在GaN系半导体层12产生碎屑。

接着，在GaN系半导体层12上贴合支撑部件24(图5)。支撑部件24例如使用粘接层26而粘接在GaN系半导体层12。

支撑部件24具备当将晶片削薄时加强晶片的功能。支撑部件24例如为玻璃衬底。

接着，对硅衬底10从硅衬底10的第2面P2侧进行去除而使其变薄(图6)。硅衬底10是以第2沟槽22不露出的方式进行去除。使硅衬底10的厚度变薄直至例如100μm以上且200μm以下为止。

硅衬底10的去除是所谓的背面研磨。硅衬底10的去除例如通过使用金刚石磨轮的磨削而进行。

接着，在硅衬底10的第2面P2侧形成金属膜28(图7)。金属膜28例如通过溅镀而形成。

金属膜28具备例如使半导体芯片的散热性提高的功能。另外，具备例如当安装半导体芯片时用来将半导体芯片与金属底层连接的反应层的功能。金属膜28例如作为背面电极发挥功能。

金属膜28例如为含镍(Ni)的膜。金属膜28也可为不同种金属的积层膜。

接着，将形成有第2沟槽22的部位的金属膜28去除。接着，在形成有第2沟槽22的部位的硅衬底10形成第3沟槽30。第3沟槽30的形成是以第2沟槽22从硅衬底10的第2面P2侧露出的方式形成(图8)。

金属膜28的去除与第3沟槽30的形成也可利用同一处理同时进行。金属膜28的去除与第3沟槽30的形成例如通过刀片切割同时进行。

金属膜28的去除与第3沟槽30的形成也可独自进行。例如，也可在通过蚀刻等将金属膜28去除之后，通过切割或切断进行第3沟槽30的形成。

第3沟槽30的宽度理想的是较第2沟槽22的宽度宽。即使产生未对准，也保证第3沟槽30与第2沟槽22重合。另外，可如下述般在切割后的半导体芯片的侧面形成凸缘(凸部)。

接着，在硅衬底10的第2面P2侧贴附树脂片32(图9)。树脂片32例如为切割胶带(dicing tape)。树脂片32例如为了操作而固定在金属架。树脂片32粘接在金属膜28。

接着，将支撑部件24从晶片剥离(图10)。然后，将树脂片22从金属膜28剥离，由此，获得被分割的多个半导体芯片(半导体装置)。

以下，对本实施方式的半导体装置的制造方法的作用及效果进行说明。

对半导体晶片进行切割时，有半导体晶片像本实施方式这样为如GaN系半导体层/硅衬底/金属膜般包含不同的多种材料的复合衬底的情况。由于各种材料的物性不同，所 以，难以提高复合衬底的切割良率。

例如，GaN系半导体与硅相比更硬且更脆。另外，例如，金属膜与硅相比更软而更具有延展性。因此，若以同一条件同时对所有材料进行切割，则例如容易产生半导体晶片的碎屑或裂纹，从而良率降低。另外，例如，产生金属膜的毛边，从而良率降低。

另外，在半导体晶片的切割前，为了半导体芯片的低背化(low profile)，而通过背面研磨使半导体晶片变薄。若使半导体晶片变薄，则机械强度降低。

如所述般，GaN系半导体硬而脆。另外，因将物性不同的硅衬底与GaN系半导体积层而产生应力。因此，将GaN系半导体与硅衬底积层所得的半导体晶片特别是机械强度较低。因此，因对半导体晶片进行背面研磨后的操作而更容易产生半导体晶片的裂纹。

在本实施方式的半导体装置的制造方法中，GaN系半导体层12是在形成第1沟槽20时去除，硅衬底10是在形成第2沟槽22时去除。金属膜28是通过与第1沟槽20及第2沟槽22的形成步骤不同的步骤而独自去除。GaN系半导体层12、硅衬底10、金属膜28是以对于各种材料来说最佳化的条件去除。因此，可抑制半导体晶片的碎屑或裂纹，从而半导体装置的制造良率提高。

另外，在本实施方式的半导体装置的制造方法中，通过背面研磨使半导体晶片变薄之后，在将半导体晶片分割为半导体芯片之前不剥离支撑部件24。因此，进行对较薄的半导体晶片施加较大的外力的步骤、例如切割胶带的重贴步骤被排除。因此，可抑制半导体晶片的裂纹，从而半导体装置的制造良率提高。

另外，在本实施方式的半导体装置的制造方法中，在半导体晶片的背面研磨时，以第2沟槽22不露出的方式保留硅衬底10。因此，可防止在形成金属膜28时在第2沟槽22内形成金属膜28。因此，可抑制因在半导体芯片的侧面形成金属膜28而导致产生半导体芯片的短路不良。

通过背面研磨使半导体晶片变薄时，形成有第2沟槽22的部位的硅衬底10的膜厚理想的是设为20μm以上且50μm以下。若膜厚超过50μm，则同时进行金属膜28的去除与第3沟槽30时，第3沟槽30的形成变得困难。另外，若膜厚低于20μm，则有可能无法获得下述的安装材料的上攀抑制效果。

图11是本实施方式的半导体装置的制造方法的作用·效果的说明图。

图11表示安装着利用本实施方式的半导体装置的制造方法制造的半导体芯片100的状态。半导体芯片100的金属膜28侧粘接在金属底层40上。

半导体芯片100与金属底层40是利用安装材料42而粘接。安装材料42例如为焊料。

安装半导体芯片100时，安装材料42沿有可能半导体芯片100的侧面上攀而导致半导体芯片100产生短路不良。在本实施方式的制造方法中，使第3沟槽30的宽度较第2沟槽22的宽度宽。因此，在半导体芯片100的侧面形成朝侧方突出的凸缘(凸部)50。

通过形成凸缘50，可如图11所示般抑制安装材料42沿半导体芯片100的侧面上攀。因此，可抑制半导体芯片100的短路不良。

从有效地抑制安装材料的上攀抑制效果的观点来说，理想的是从硅衬底10与金属膜28的界面到凸缘50的距离为20μm以上。通过背面研磨使半导体晶片变薄时，将形成有第2沟槽22的部位的硅衬底10的膜厚设为20μm以上，由此，可将从硅衬底10与金属膜28的界面到凸缘50的距离设为20μm以上。

以上，根据本实施方式的半导体装置的制造方法，可提高包含多种材料的衬底的切割良率。另外，可减少半导体芯片的安装时的不良。

(第2实施方式)

本实施方式的半导体装置的制造方法除通过干式蚀刻形成第2沟槽的方面以外，与第1实施方式相同。因此，对与第1实施方式重复的内容省略记述。

图12～图19是表示本实施方式的半导体装置的制造方法的示意步骤剖视图。

在GaN系半导体层12上形成多个半导体元件之前的步骤与第1实施方式相同。

接着，在GaN系半导体层12的表面通过蚀刻而局部形成第1沟槽20(图12)。第1沟槽20是以硅衬底10露出的方式形成。

第1沟槽20的蚀刻是通过干式蚀刻而进行。干式蚀刻例如为RIE。第1沟槽20的蚀刻例如将未图示的经图案化的抗蚀剂作为掩模而进行。第1沟槽20的蚀刻例如也可将未图示的经图案化的保护膜作为掩模而进行。

接着，在第1沟槽20内露出的硅衬底10形成第2沟槽22(图13)。第2沟槽22是以保留硅衬底10的方式形成。

第2沟槽22是通过干式蚀刻而形成。干式蚀刻例如为深RIE般的重复各向异性蚀刻的等离子蚀刻。

第2沟槽22是将形成第1沟槽20时所形成的抗蚀剂图案或保护膜的图案作为掩模。由此，可通过对第1沟槽20的图案在同一装置内连续地进行处理或者利用不同的装置对第1沟槽20与第2沟槽22进行处理而自动对准地形成第2沟槽22。

接着，在GaN系半导体层12上贴合支撑部件24(图14)。

接着，对硅衬底10从硅衬底10的第2面P2侧进行去除而使其变薄(图15)。

接着，在硅衬底10的第2面P2侧形成金属膜28(图16)。

接着，将形成有第2沟槽22的部位的金属膜28去除。接着，在形成有第2沟槽22的部位的硅衬底10形成第3沟槽30。第3沟槽30的形成是以第2沟槽22从第2面P2侧露出的方式形成(图17)。

接着，在硅衬底10的第2面P2侧贴附树脂片32(图18)。

接着，将支撑部件24从晶片剥离(图19)。然后，将树脂片22从金属膜28剥离，由此，获得被分割的多个半导体芯片(半导体装置)。

在本实施方式的半导体装置的制造方法中，是通过干式蚀刻进行第2沟槽22的形成。因此，与例如通过刀片切割或划刻等物理方法进行第2沟槽22的形成的情况相比，可使第2沟槽22的宽度较窄。

在本实施方式的半导体装置的制造方法中，可通过对第1沟槽20在同一装置内连续地进行处理或者利用不同的装置对第1沟槽20与第2沟槽22进行处理而自动对准地进行第2沟槽22的形成。因此，无须对第1沟槽20的宽度设置用来形成第2沟槽22的对准裕度。因此，可使第1沟槽20的宽度较窄。由此，可使切割线的宽度较窄，从而可缩小半导体芯片的尺寸。

以上，根据本实施方式的半导体装置的制造方法，可与第1实施方式同样地提高包含多种材料的衬底的切割良率。另外，可与第1实施方式同样地减少半导体芯片的安装时的不良。此外，可使切割线的宽度较窄而缩小半导体芯片的尺寸。

此外，在第1及第2实施方式中，以半导体元件为HEMT的情况为例进行了说明，但半导体元件并不限定于HEMT。只要为在背面侧具备金属膜的半导体元件，则也可应用纵型的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)等其他半导体元件。

另外，在第1及第2实施方式中，作为衬底，以硅衬底为例进行了说明，但也可应用硅衬底以外的衬底、例如蓝宝石衬底、碳化硅(SiC)衬底等其他衬底。

已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。