浅沟槽隔离结构及其形成方法、CMOS图像传感器与流程

本发明涉及半导体技术领域，特别是涉及一种浅沟槽隔离结构及其形成方法、CMOS图像传感器。

背景技术：

集成电路技术使得人类的生产生活产生了巨大的变化。例如，在图像领域中，互补金属氧化物半导体(CMOS)图像传感器已经成为了各个行业在成像领域中的重要一员，并且有效的突破CCD成像的局限性，促进诸多领域的进步。

具体的，CMOS图像传感器是通过对光电效应产生的光电子，进行有效的读取，从而产生对应的图像信息。如图1所示，CMOS图像传感器包括多个像素101，相邻像素101之间由浅沟槽隔离结构102隔离。正常情况下，入射光激发出光电子后，每个像素会对各自像素内的光电子进行读取。例如，右侧像素101中的光电子e^-进行的读取过程A是正常读取方式。然而在实际中，过程B也会发生，即右侧像素产生的光电子e^-进入到了左侧像素中，从而使得左侧像素给出错误的图像信息。这就会对CMOS图像传感器的可靠性产生了影响。

业界经过研究后发现，产生上述问题的关键在没有能够有效的隔离两个相邻的像素，也就是说，现有技术中的浅沟槽隔离结构102不达标。对此，目前业界常用的方法有两种，一种是进行比较深的离子注入来实现相邻像素之间的隔离；另一种是采取形成深槽(深度在2μm以上)来进行隔离。对于这两种方法，进行离子注入需要额外的光罩，并且离子注入过程本身成本也不低；同样的，对于形成深槽的做法，一般需要RIE刻蚀等过程，涉及到专有设备，成本也是很高。因此，上述方法都是需要较大的增加成本，在实际生产过程中会削弱价格优势，并不利于生产。

技术实现要素：

本发明的目的在于提供一种浅沟槽隔离结构及其形成方法、CMOS图像传感器，以降低生产成本，同时提高CMOS图像传感器的质量。

为解决上述技术问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：

提供衬底，利用一掩膜版在所述衬底中形成第一浅沟槽；

在所述第一浅沟槽中形成一填充层，充满所述第一浅沟槽；

利用所述掩膜版在所述填充层中形成开口，暴露出所述第一浅沟槽的底壁，通过调节曝光参数使得所述开口的关键尺寸小于所述第一浅沟槽的关键尺寸；

刻蚀暴露出的所述第一浅沟槽的底壁，形成第二浅沟槽；

去除所述填充层，所述第一浅沟槽和第二浅沟槽共同形成浅沟槽；

在所述浅沟槽中形成隔离材料层。

可选的，对于所述的浅沟槽隔离结构的形成方法，所述第一浅沟槽的关键尺寸为200nm-300nm，深度为侧壁倾角为80°-83°。

可选的，对于所述的浅沟槽隔离结构的形成方法，所述第二浅沟槽的深度为

可选的，对于所述的浅沟槽隔离结构的形成方法，所述填充层的材料为底部抗反射涂层。

可选的，对于所述的浅沟槽隔离结构的形成方法，所述开口的关键尺寸比所述第一浅沟槽的关键尺寸小30nm-50nm。

可选的，对于所述的浅沟槽隔离结构的形成方法，采用干法刻蚀工艺刻蚀暴露出的第一浅沟槽的底壁，形成第二浅沟槽。

可选的，对于所述的浅沟槽隔离结构的形成方法，所述第一浅沟槽的侧壁及底壁上形成有第一衬氧化层，在形成开口后，形成第二浅沟槽前，将底壁上的第一衬氧化层去除；在去除所述填充层时，将侧壁上的衬氧化层去除。

可选的，对于所述的浅沟槽隔离结构的形成方法，在形成浅沟槽之后，在所述浅沟槽中形成隔离材料层之前，还包括：在所述浅沟槽的侧壁和底部上形成第二衬氧化层。

相应的，本发明提供利用如上所述的浅沟槽隔离结构的形成方法制得的浅沟槽隔离结构，包括：位于衬底中的第一隔离部分和第二隔离部分，所述第一隔离部分位于第二隔离部分上，所述第一隔离部分的关键尺寸大于第二隔离部 分的关键尺寸。

相应的，本发明还提供一种CMOS图像传感器，包括：多个像素，相邻像素之间由如上所述的浅沟槽隔离结构隔离。

本发明提供的浅沟槽隔离结构的形成方法，利用同一掩膜版，通过关键尺寸的变动，分两次完成浅沟槽的制作。与现有技术相比，制作方法简单，成本低廉，并且能够有效增加浅沟槽的深度，进而使得以此获得的CMOS图像传感器的质量得到保证。

附图说明

图1为现有技术中CMOS图像传感器的结构示意图；

图2为本发明中的浅沟槽隔离结构的形成方法的流程图；

图3-10为本发明实施例中浅沟槽隔离结构在形成过程中的结构示意图；

图11为本发明实施例中的CMOS图像传感器的结构示意图。

具体实施方式

下面将结合示意图对本发明的浅沟槽隔离结构及其形成方法、CMOS图像传感器进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想是，利用同一掩膜版，通过关键尺寸的变动，分两次完成浅沟槽的制作。从而既节省了成本，又能够有效增加浅沟槽的深度。

下面，请参考图2-图11，对本发明的浅沟槽隔离结构及其形成方法、CMOS图像传感器进行详细说明。其中图2为本发明中的浅沟槽隔离结构的形成方法的流程图；图3-10为本发明实施例中浅沟槽隔离结构在形成过程中的结构示意 图；图11为本发明实施例中的CMOS图像传感器的结构示意图。

本发明提供的浅沟槽隔离结构，包括：

首先，执行步骤S101：如图3所示，提供衬底1，利用一掩膜版在所述衬底1中形成第一浅沟槽3。这一步骤可以按照常规工艺进行，例如，该衬底可以是硅衬底、绝缘层上硅衬底等，本实施例采用单晶硅衬底，首先在衬底1上形成氧化层和阻挡层4，然后对阻挡层4进行开口，之后进行刻蚀形成凹槽，然后在凹槽侧壁和底壁上形成氧化层，与之前剩余的氧化层共同作为第一衬氧化层2，同时第一浅沟槽3形成。在本发明中，使得所述第一浅沟槽3的关键尺寸(CD)为200nm-300nm，深度h1为侧壁倾角α为80°-83°。

接着，进行步骤S102：如图4-图5所示，在所述第一浅沟槽3中形成一填充层5，充满所述第一浅沟槽3。在本实施例中，所述填充层5的材料为底部抗反射涂层(BARC)。可以是先进行涂敷过程，完全填充第一浅沟槽3中；然后进行平坦化处理，例如进行回蚀等，将阻挡层4上方的填充层5去除。

然后，进行步骤S103：如图6所示，利用所述掩膜版在所述填充层5中形成开口7，暴露出所述第一浅沟槽3的底壁，通过调节曝光参数使得所述开口7的关键尺寸小于所述第一浅沟槽3的关键尺寸。具体的，采用所述掩膜版进行光刻过程，在所述光刻过程中，通过调整曝光过程所需的相关参数，例如能量、关键尺寸等参数，使得在图案化的光刻胶6上显影后的关键尺寸变小。优选的，使得开口的关键尺寸为第一浅沟槽3的关键尺寸减少30nm-50nm，然后去除未被图案化的光刻胶6覆盖的填充层5，从而该开口7形成。

之后，进行步骤S104：请参考图7，刻蚀暴露出的所述第一浅沟槽3的底壁，形成第二浅沟槽8。本步骤需要首先将开口7暴露出的第一衬氧化层2去除，然后进行刻蚀获得第二浅沟槽8，这一刻蚀过程优选为干法刻蚀。较佳的，刻蚀后，所述第二浅沟槽8的深度h2为

之后，进行步骤S105：请参考图8，去除所述填充层，所述第一浅沟槽和第二浅沟槽共同形成浅沟槽9。具体的，在这一过程中，图案化的光刻胶、填充层以及位于第一浅沟槽侧壁上的第一衬氧化层皆被去除，例如可以采用湿法刻蚀完成。

如图9所述，在步骤S105的形成浅沟槽9之后，紧接着还包括：在所述浅 沟槽9的侧壁和底部上形成第二衬氧化层10，从而与原剩余的第一衬氧化层2共同形成最终的衬氧化层2'。

最后，进行步骤S106：如图10所示，在所述浅沟槽9中形成隔离材料层11。隔离材料层11可以选择为现有的隔离材料，例如为氧化硅等，可以采用CVD沉积、以及CMP平坦化等过程形成。

至此，本发明的浅沟槽隔离结构形成，请继续参考图10，所述浅沟槽隔离结构20包括：位于衬底1中的隔离材料层11，具体包括第一隔离部分111和第二隔离部分112，所述第一隔离部分111位于第二隔离部分112上，所述第一隔离部分111的深度h1为所述第二隔离部分112的深度h2为所述第一隔离部分111的关键尺寸大于第二隔离部分112的关键尺寸，具体可以大于30nm-50nm。所述隔离材料层11与衬底1之间还存在一层衬氧化层2'。

基于上述浅沟槽隔离结构，请参考图11，本发明还提供一种CMOS图像传感器，包括：多个像素30，相邻像素30之间本发明中的浅沟槽隔离结构20隔离。考虑到本发明中的浅沟槽隔离结构20是利用原有的光罩、设备等，通过在现有技术的第一浅沟槽形成后，改变关键尺寸，对第一浅沟槽进行继续刻蚀，使得最终形成的浅沟槽变深，于是在很好的控制了成本的基础上，获得了高效的隔离结构。因而，最终获得的CMOS图像传感器的质量得到了提高。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。