片式电子组件及其制造方法与流程

技术领域

本公开涉及一种片式电子组件和用于安装该片式电子组件的板。

背景技术：

电感器是一种片式电子组件，并且是可与电阻器和电容器一起构造电子电路中的组件以从电子电路中去除噪声的代表性无源装置。此外，电感器可用于通过与利用电磁特性的电容器、滤波电路等结合来构造用于放大特定频带内的信号的谐振电路。

最近，信息技术(IT)装置(诸如通信装置和显示装置)的小型化和纤薄化的趋势已在不断加速。据此，也已经不断地对各种小型化和纤薄化的装置(诸如在IT装置中使用的电感器、电容器以及晶体管)进行研究。例如，电感器已经迅速地转换成小型化并且能够自动地安装在高密度的表面上的芯片，已经不断地开发了通过在线圈图案上将磁性粉末与树脂混合而形成的薄膜型电感器，其中，通过在薄绝缘基板的上表面和下表面上镀覆来形成所述线圈图案。

可通过在绝缘基板上形成线圈图案然后利用磁性材料填充主体的外部来制造薄膜型电感器。

对于增大直流电阻Rdc(电感器的重要特性)而言，镀覆面积起到重要作用。为此，已经应用了施加高电流密度以使镀覆层仅在线圈上沿向上的方向生长的各向异性镀覆法。

详细地讲，在用于形成电感器的线圈的基板镀覆过程中，执行了首次图案镀覆步骤，然后通过在线圈的特定的部分上涂覆绝缘材料(诸如阻焊剂(SR)或干膜抗蚀剂(DFR))来执行二次镀覆。

通常，在首次镀覆之后的二次镀覆步骤中，内镀覆层(除了最外面的镀覆层和最里面的镀覆层之外的镀覆层)由于沿相反方向的相邻的镀覆层而具有相对不变的镀覆宽度和厚度。

然而，由于最外面的镀覆层和最里面的镀覆层在一侧不具有相邻的镀覆层，在二次镀覆过程中镀覆材料会过量地镀覆在所述一侧。因此，通常最外面和最里面的线圈导体图案具有比内线圈导体图案的宽度大的宽度。

此外，由于最外面的镀覆层和最里面的镀覆层在一侧不具有相邻的镀覆层并且设置了阻挡部(诸如阻焊剂(SR)或干膜抗蚀剂(DFR))，铜离子的供应会不足，因此，镀覆层沿厚度方向生长缓慢，导致出现全部线圈导体图案的镀覆厚度分布不均。

由于上面的镀覆厚度的分布而导致难以实现所设计的容量或实现直流Rdc特性。

技术实现要素：

本公开的一方面提供了一种片式电子组件和用于安装该片式电子组件的板。

根据本公开的一方面，一种片式电子组件包括：磁性主体，包括绝缘基板和设置在绝缘基板的至少一个表面上的线圈导体图案；外电极，形成在磁性主体的相反的端部上，以连接到线圈导体图案的端部，其中，线圈导体图案包括图案镀覆层和设置在图案镀覆层上的第一镀覆层，线圈导体图案的最里面和最外面的线圈导体图案的第一镀覆层的厚度比设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的第一镀覆层的厚度大。

内线圈导体图案的第一镀覆层的厚度可相同。

可满足表达式Wa’<Wa，这里，Wa是线圈导体图案的最里面和最外面的线圈导体图案的图案镀覆层的宽度，Wa’是设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的图案镀覆层的宽度。

内线圈导体图案的图案镀覆层的宽度可相同。

线圈导体图案还可包括设置在第一镀覆层上的第二镀覆层。

第二镀覆层可设置在第一镀覆层的上表面上。

第二镀覆层的宽度可与第一镀覆层的宽度基本相同。

根据本公开的另一方面，一种片式电子组件包括：磁性主体，包括绝缘基板和设置在绝缘基板的至少一个表面上的线圈导体图案；外电极，形成在磁性主体的相反的端部上，以连接到线圈导体图案的端部，其中，线圈导体图案包括图案镀覆层和设置在图案镀覆层上的第一镀覆层。当线圈导体图案的最里面和最外面的线圈导体图案的图案镀覆层的宽度为Wa并且设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的图案镀覆层的宽度为Wa’时，满足Wa’<Wa。

根据本公开的另一方面，一种用于安装片式电子组件的板包括：印刷电路板(PCB)，包括设置在PCB上的第一电极垫和第二电极垫；片式电子组件，在PCB上安装如上所述的片式电子组件。

根据本公开的另一方面，一种制造片式电子组件的方法包括如下步骤：通过在绝缘基板上形成图案镀覆层并且在图案镀覆层上形成第一镀覆层来形成线圈导体图案；围绕线圈导体图案形成磁性主体；在磁性主体的第一端表面和第二端表面上形成外电极，以连接到线圈导体图案的端部。满足表达式Wa’<Wa，这里，Wa是线圈导体图案的最里面和最外面的线圈导体图案的图案镀覆层的宽度，Wa’是设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的图案镀覆层的宽度。

根据本公开的另一方面，一种制造片式电子组件的方法包括如下步骤：通过在绝缘基板上形成图案镀覆层并且在图案镀覆层上形成第一镀覆层来形成线圈导体图案；围绕线圈导体图案形成磁性主体；在磁性主体的第一端表面和第二端表面上形成外电极，以连接到线圈导体图案的端部，其中，ta’<ta，这里，ta是线圈导体图案的最里面和最外面的线圈导体图案的第一镀覆层的厚度，ta’是设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的第一镀覆层的厚度。

附图说明

通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其它方面、特征和其它优势：

图1是示出根据本公开的示例性实施例的片式电子组件的内线圈图案的示意性透视图；

图2是沿着图1的I-I'线截取的薄膜型电感器的剖视图；

图3是图2的A部分的示意性放大图；

图4是根据本公开的另一示例性实施例的图2的A部分的示意性放大图；

图5是示出图1的片式电子组件安装在印刷电路板上的示例的透视图。

具体实施方式

在下文中，将参照附图详细描述本公开的实施例。

然而，本公开可按照多种不同的形式来实施，并不应该被解释为局限于在此阐述的实施例。更确切地说，这些实施例被提供为使得本公开将是彻底的和完整的，且将本公开的范围充分地传达给本领域技术人员。

在附图中，为了清晰起见，会夸大元件的形状和尺寸，并将始终使用相同的标号来表示相同或相似的元件。

片式电子组件

在下文中，将针对特别是薄膜型电感器来描述根据本公开的示例性实施例的片式电子组件，但不限于此。

图1是示出根据本公开的示例性实施例的片式电子组件的内线圈图案的示意性透视图。

图2是沿着图1的I-I'线截取的薄膜型电感器100的剖视图。图3是图2的A部分的示意性放大图。

参照图1至图3，公开了用于供电电路的电力线中的薄膜型电感器100作为片式电子组件的示例。可以以片式磁珠、片式滤波器等合适的形式应用片式电子组件。

薄膜型电感器100可包括磁性主体50、绝缘基板23以及线圈导体图案42和44。

可通过在绝缘基板23上形成线圈导体图案42和44然后利用磁性材料填充主体50的外部来制造薄膜型电感器100。

对于增大直流电阻Rdc(薄膜型电感器100的重要的特性)来说镀覆面积起到重要作用。为此，已经应用了施加高电流密度的电流以使镀覆层仅沿线圈向上的方向生长的各向异性镀覆法。

详细地讲，在用于形成电感器的线圈的绝缘基板镀覆步骤中，执行首次镀覆步骤，然后通过在线圈的特定部分上涂覆绝缘材料(诸如阻焊剂(SR)或干膜抗蚀剂(DFR))执行二次镀覆。

可通过首次图案镀覆步骤来形成图案镀覆层。因此，在首次图案镀覆步骤中，可将光刻胶涂覆在绝缘基板上，可利用光掩膜保持光刻胶的部分不暴露于光而将线圈导体图案暴光、转印并显影，可在这种状态下执行镀覆并且去除光刻胶的保持的部分以形成图案镀覆层。

在执行了首次图案镀覆步骤之后，可在绝缘基板上执行二次镀覆以使镀覆层生长，因此，线圈导体图案42和44可分别设置在绝缘基板23的上面和下面。

一般的薄膜型电感器会需要高电感L和低直流电阻Rdc，具体地说，一般的薄膜型电感器是主要在针对各个频率电感值之间的偏差比较小的情况下使用的组件。

磁性主体50可形成薄膜电感器100的外表面，并且可由具有磁性性质的任何材料形成，并且可由例如铁氧体或金属软磁性材料形成。

铁氧体的示例可包括Mn-Zn铁氧体、Ni-Zn铁氧体、Ni-Zn-Cu铁氧体、Mn-Mg铁氧体、Ba铁氧体或Li铁氧体。

金属软磁性材料的示例可包括包含从由Fe、Si、Cr、Al以及Ni组成的组中选择的一种或更多种的合金，并且可包括例如Fe-Si-B-Cr非晶态金属颗粒，但不限于此。

金属软磁性材料的颗粒直径可以为0.1μm至30μm并且可包括金属软磁性材料以将金属软磁性材料分散在聚合物(诸如环氧树脂或聚酰亚胺)上。

磁性主体50可为六面体形状。定义用于描述本公开的六面体形状的方向，图1中的L、W以及T分别指示长度方向、宽度方向以及厚度方向。

形成在磁性主体50中的绝缘基板23可形成为薄膜，并且可由任何材料形成，只要通过镀覆形成线圈导体图案42和44即可。例如，绝缘基板23可形成为PCB基板、铁氧体基板以及金属软磁性基板等。

可在绝缘基板23的中部形成通孔并且可用磁性物质(诸如铁氧体或金属软磁性材料)填充所述通孔以形成芯部。由于形成了填充有磁性物质的芯部，所以可增大电感L。

可在绝缘基板23的第一表面上形成具有线圈图案的线圈导体图案42，并且可在绝缘基板23的与第一表面背对的第二表面上形成具有线圈图案的线圈导体图案44。

线圈导体图案42和44可以是螺旋形状的线圈图案。形成在绝缘基板23的第一表面上的线圈导体图案42和形成在绝缘基板23的第二表面上的线圈导体图案44可通过形成在绝缘基板23中的过孔电极46来彼此电连接。

线圈导体图案42和44以及过孔电极46可形成为包括具有良好导电性质的金属，例如，银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)或它们的两种或更多种的合金。

虽然未示出，但是可在线圈导体图案42和44的表面上形成绝缘膜。

可利用公知的方法(诸如丝网印刷、通过光刻胶(PR)的曝光与显影的步骤、喷涂、以及浸渍)形成绝缘膜。

绝缘膜的形成不受具体限制，只要绝缘膜形成为薄膜即可，例如，绝缘膜可形成为包括光刻胶(PR)、环氧树脂等。

形成在绝缘基板23的第一表面上的线圈导体图案42的一个端部可暴露于磁性主体50的在长度方向上的第一端表面，形成在绝缘基板23的第二表面上的线圈导体图案44的一个端部可暴露于磁性主体50的在长度方向上与第一端表面相对的第二端表面。

可沿长度方向在第一端表面上形成外电极31以连接到磁性主体50的沿长度方向暴露于第一端表面的线圈导体图案42，可沿长度方向在第二端表面上形成外电极32以连接到磁性主体50的沿长度方向暴露于第二端表面的线圈导体图案44。

外电极31和32可从磁性主体50的在长度方向上相对的侧表面延伸至磁性主体50的厚度方向上的外表面和/或宽度方向上相对的侧表面。

此外，外电极31和32可形成在磁性主体50的上表面和/或下表面上并延伸至磁性主体50的长度方向和/或宽度方向上相对的端表面。

也就是说，外电极31和32的布置可不受具体限制，因此，可以以各种方式布置外电极31和32。

外电极31和32可由具有良好导电性质的金属形成。例如，可单独使用镍(Ni)、铜(Cu)、锡(Sn)、银(Ag)或使用它们中的两种或更多种的合金。

参照图1，线圈导体图案42和44可被设置为平行于磁性主体50的下表面，但不限于此，因此，也可将线圈导体图案42和44设置为垂直于下 表面。

参照图2和图3，线圈导体图案42和44可包括图案镀覆层42a和42a’以及形成在图案镀覆层42a和42a’上的第一镀覆层42b和42b’。对于磁性主体50的长度方向上的端表面，线圈导体图案42和44的最外面和最里面的线圈导体图案的第一镀覆层42b的厚度ta可比设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的第一镀覆层42b’的厚度ta’大(ta’<ta)。

虽然图3通过仅放大线圈导体图案42和44的一个线圈导体图案42的内部结构示出了将在下面描述的图案镀覆层42a和42a’、第一镀覆层42b和42b’以及第二镀覆层42c，但是其他线圈导体图案44显然也可具有上面的结构。

图案镀覆层42a和42a’均可以是通过在绝缘基板23上形成图案化阻镀剂并且利用导电金属填充开口而形成的图案镀覆层。

第一镀覆层42b和42b’可通过电镀形成并且均可以是沿线圈的宽度方向W和高度方向T同时生长的各向同性镀覆层。

第二镀覆层42c可通过镀覆形成并且可以是通过仅沿线圈的高度方向T生长同时在线圈的宽度方向W抑制生长而形成的各向异性镀覆层。

可调节电流密度、镀液浓度以及镀覆速度等以使第一镀覆层42b和42b’形成为各向同性镀覆层并且使第二镀覆层42c形成为各向异性镀覆层。

也就是说，根据本公开的示例性实施例，线圈导体图案42和44还可包括设置在第一镀覆层42b和42b’上的第二镀覆层42c，并且第二镀覆层42c可设置在第一镀覆层42b和42b’的上表面上。

这样，可在绝缘基板23上形成图案镀覆层42a和42a’，第一镀覆层42b和42b’可形成为覆盖在图案镀覆层42a和42a’上的各向同性镀覆层，可在第一镀覆层42b和42b’上形成为各向异性镀覆层的第二镀覆层42c，以防止在线圈之间发生短路，同时有利于线圈沿高度方向生长，从而获得具有大的高宽比(AR)的内线圈部，例如，1.2或更大的高宽比(AR)(T/W)。

通常，在首次镀覆之后的二次镀覆步骤中，由于沿相反方向的相邻的镀覆层而使得除了最外面的镀覆层和最里面的镀覆层之外的内镀覆层具有相近的镀覆宽度和厚度。

另一方面，由于最外面的镀覆层和最里面的镀覆层在一个方向上不具有相邻的镀覆层，在二次镀覆过程中沿所述一个方向的镀覆会过量。因此，常发生的是：最外面和最里面的线圈导体图案的镀覆宽度比内线圈导体图案的镀覆宽度大。

此外，由于最外面的镀覆层和最里面的镀覆层在一个方向上不具有相邻的镀覆层，并且可设置阻挡部(诸如阻焊剂(SR)或干膜抗蚀剂(DFR))，铜离子供应不足，因此，镀覆层沿厚度方向生长缓慢，使得全部线圈导体图案的镀覆厚度出现分散。

由于上面的镀覆厚度的分布，难以实现期望的电容或实现期望的直流电阻(Rdc)特性。

然而，根据本公开的示例性实施例，可调节线圈导体图案42和44的最外面和最里面的线圈导体图案的第一镀覆层42b的厚度ta，使得比设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈图案的第一镀覆层42b’的厚度ta’大。因此，可使构成电感器的线圈导体图案的端表面的面积最大化，从而使直流电阻最小化。

此外，可通过使全部线圈导体图案的镀覆厚度分散最小化而获得设计的直流电阻Rdc。

也就是说，当线圈导体图案42和44的最外面和最里面的线圈导体图案的第一镀覆层42b的厚度ta被调整为比设置在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的第一镀覆层42b’的厚度ta’大时，可沿最外面和最里面的镀覆层的一个方向设置阻挡部。因此，即使由于铜离子的供应不足而导致镀覆层沿镀覆层的厚度方向生长缓慢，也可使全部线圈导体图案的镀覆厚度形成为几乎相同。

内线圈导体图案的第一镀覆层42b’的厚度可相同。

也就是说，线圈导体图案42和44的最外面和最里面的线圈导体图案的第一镀覆层42b的厚度ta可被调整为比内线圈导体图案的第一镀覆层42b’的厚度ta’大。内线圈导体图案的第一镀覆层42b’的厚度可相同，因此，全部线圈导体图案的镀覆厚度可形成为几乎相同。

在这种情况下，当全部线圈导体图案的镀覆层具有相同的厚度时，这可解释为包括由于在设计和制造过程中的工艺偏差而导致的厚度之间的偏差。

如上所述，为了使线圈导体图案42和44的最外面和最里面的线圈导体图案的第一镀覆层42b的厚度Ta形成为比内线圈导体图案的第一镀覆层42b’的厚度ta’大，在形成第一镀覆层之前形成的图案镀覆层的图案宽度是重要的。

根据本公开的示例性实施例，线圈导体图案42和44的最外面和最里面的图案镀覆层42a的宽度可比最外面的线圈导体图案和最里面的线圈导体图案之间的内线圈导体图案的图案镀覆层42a’的宽度大。

如上所述，线圈导体42和44的最外面和最里面的线圈导体图案的图案镀覆层42a的宽度可形成为比最外面的线圈导体图案和最里面的线圈导体图案之间的内线圈导体图案的图案镀覆层42a’的宽度大，因此，最外面和最里面的线圈导体图案的第一镀覆层42b的厚度ta可形成为比内线圈导体图案的第一镀覆层42b’的厚度ta’大。

内线圈导体图案的图案镀覆层42a’的宽度可相同，但不限于此。

图4是根据本公开的另一示例性实施例的图2的A部分的示意性放大图。

参照图4，根据本公开的另一示例性实施例的片式电子组件可包括：磁性主体，包括绝缘基板和形成在绝缘基板的至少一个表面上的线圈导体图案；外电极，形成在磁性主体的相对的端部上，以连接到线圈导体图案的端部。

线圈导体图案可包括图案镀覆层和设置在图案镀覆层上的第一镀覆层，对于磁性主体在长度方向上的端表面，当线圈导体图案的最里面和最外面的线圈导体图案的图案镀覆层的宽度为Wa并且在最里面的线圈导体图案和最外面的线圈导体图案之间的内线圈导体图案的图案镀覆层的宽度为Wa’时，可满足Wa’<Wa。

如图4所示，第二镀覆层的宽度与第一镀覆层的宽度基本相同。

对于根据本公开的另一示例性实施例的片式电子组件的特征中的与根据本公开的上面的示例性实施例的片式电子组件的特征相同的特征，将不提供其重复的解释。

下文中，将描述用于制造根据本公开的示例性实施例的片式电子组件的方法。

首先，可在绝缘基板23上形成线圈导体图案42和44。

可通过电镀等在绝缘基板23上将线圈导体图案42和44形成为薄膜。在这种情况下，绝缘基板23不受具体限制。例如，绝缘基板23可以是PCB基板、铁氧体基板、金属软磁性基板等，并且可具有40μm至100μm的厚度。

用于形成线圈导体图案42和44的方法可以是例如电镀，但不限于此。线圈导体图案42和44可形成为包括具有良好导电性质的金属，例如，银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)以及铂(Pt)或它们中的两种或更多种的合金。

可通过在绝缘基板23的一部分中形成通孔并利用导电材料填充该通孔来形成过孔电极46，形成在绝缘基板23的第一表面和第二表面上的线圈导体图案42和44可通过过孔电极46来彼此电连接。

可在绝缘基板23的中部执行利用钻孔、激光钻孔、喷沙、冲压加工等的工艺以形成穿过绝缘基板23的通孔。

在形成线圈导体图案42和44的过程中，还可在通过印刷法形成的图案镀覆层上形成首次镀覆层和二次镀覆层。

可在绝缘基板23上形成具有用于形成图案镀覆层的开口的阻镀剂。

阻镀剂可以是一般的光刻胶膜并且可使用干膜抗蚀剂等，但不限于此。

根据本公开的示例性实施例，为了使最外面和最里面的线圈导体图案的第一镀覆层形成为厚度大于另一第一镀覆层的厚度，用于形成图案镀覆层的开口可形成为具有不同的宽度。

也就是说，最外面和最里面的线圈导体图案的所对应的部分的开口的宽度可比内线圈导体图案的所对应的部分的开口的宽度大。

因此，如下所述的最外面和最里面的线圈导体图案的图案镀覆层的宽度可比内图案镀覆层的宽度大。

诸如电镀的工艺可应用于用于形成图案镀覆层的开口并且可用导电金属填充所述开口以形成图案镀覆层。

图案镀覆层可由具有良好导电性质的金属形成，诸如银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)或它们中的两种或更多种的合金。

然后可通过诸如化学蚀刻的工艺去除阻镀剂。

当去除了阻镀剂时，图案镀覆层可保持在绝缘基板23上。

可在图案镀覆层上执行电镀以形成覆盖图案镀覆层的首次镀覆层。

可在电镀过程中调节电流密度、镀液浓度、镀覆速度等使第一镀覆层形成为沿线圈的宽度方向W和厚度度方向T同时生长的各向同性镀覆层。

在这种情况下，根据本公开的示例性实施例，最外面和最里面的线圈导体图案的第一镀覆层的厚度可比另一相邻的线圈导体图案的第一镀覆层的厚度大。

然后，可在第一镀覆层上执行电镀以形成第二镀覆层。

可在电镀过程中调节电流密度、镀液浓度、镀覆速度等以通过仅沿高度方向T生长同时抑制线圈沿宽度方向W的生长而使第二镀覆层形成为各向异性镀覆层。

可在形成有线圈导体图案42和44的绝缘基板23的上面和下面叠置磁性层，以形成磁性主体50。

磁性层可叠置在绝缘基板23的背对的表面上并且通过层压法或等静压制法进行压制，以形成磁性主体50。在这种情况下，可利用磁性物质填充通孔以形成芯部。

此外，外电极31和32可形成为连接到通过磁性主体50的端表面暴露的线圈导体图案42和44。

外电极31和32可由包括具有良好导电性质的金属的膏形成，例如，可单独使用包括镍(Ni)、铜(Cu)、锡(Sn)、银(Ag)或它们的两种或更多种合金的导电膏。可通过根据外电极31和32的形状进行浸渍以及印刷来形成外电极31和32。

对于与根据本公开的上面的示例性实施例的片式电子组件的特征相同的特征，这里将省略其详细描述。

用于安装片式电子组件的板

图5是示出在印刷电路板(PCB)210上安装片式电子组件的示例的透视图。

参照图5，根据本公开的示例性实施例的片式电子组件100的安装板200可包括：PCB 210，沿水平方向在所述PCB 210上安装片式电子组件100；第一电极垫221和第二电极垫222，在PCB 210的上表面上彼此分开。

在这种情况下，片式电子组件100可通过焊料230电连接到PCB 210，同时第一外电极31和第二外电极32被布置为分别与第一电极垫221和第二电极垫222接触。

除了上述描述之外，这里将省略与根据本公开的上面的示例性实施例的片式电子组件的特征的重复的描述。

如上所述，在根据本公开的示例性实施例的片式电子组件中，可使构成电感器的线圈导体图案的端表面的面积最大化以使直流电阻Rdc最小化。

可使全部线圈导体图案的镀覆厚度的分布最小化以获得所设计的直流电阻Rdc。

此外，可获得未在线圈导体图案上烧结的镀覆表面以减少缺陷的发生率。

虽然已经在上面示出和描述了示例性实施例，但本领域技术人员将清楚的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出修改和更改。