技术领域本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于检查多晶硅栅极侧墙绝缘性能的测试结构。
背景技术：
集成电路制造过程中，由于制程工艺不当会造成源/漏极穿通孔与作为栅极的多晶硅间距偏离目标值，直接导致栅极侧墙受电场较大，容易被击穿；而且，在偏离严重时，会造成源/漏极穿通孔与多晶硅短路。并且源/漏极穿通孔与多晶硅间的残留物也会造成上述现象。该问题不但会导致良率问题，更会有潜在的可靠性风险。目前缺乏对上述现象的有效监管手段，无法评估对可靠性产生的影响。
技术实现要素：
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够能够有效检测到多晶硅栅极侧墙的绝缘性能的测试结构。为了实现上述技术目的，根据本发明，提供了一种用于检查多晶硅栅极侧墙绝缘性能的测试结构，包括：第一测试焊盘、第二测试焊盘、以及与第二测试焊盘连接的金属梳状结构；其中，第一梳状结构连接多晶硅结构，而且金属梳状结构连接源/漏极穿通孔。优选地，多晶硅结构是栅极多晶硅或者连接到栅极多晶硅。优选地，多晶硅结构为与金属梳状结构的梳齿平行的条状结构，而且金属梳状结构与第一梳状结构交错布置。优选地，多晶硅结构与源/漏极穿通孔的间距遵循最小设计规格，而且多晶硅结构的长度满足最大设计规格。优选地，多晶硅结构与源/漏极穿通孔下为由浅沟槽隔离工艺生成的氧化物衬底。为了实现上述技术目的，根据本发明，还提供了一种用于检查多晶硅栅极侧墙绝缘性能的测试结构，包括：第一测试焊盘、第二测试焊盘、以及与第二测试焊盘连接的金属蛇形结构；其中，第一梳状结构连接多晶硅结构，而且金属蛇形结构连接源/漏极穿通孔。优选地，多晶硅结构是栅极多晶硅或者连接到栅极多晶硅。优选地，多晶硅结构为与金属蛇形结构的交错布置的条状多晶硅结构或梳状多晶硅结构。优选地，多晶硅结构与源/漏极穿通孔的间距遵循最小设计规格，而且，多晶硅结构的长度满足最大设计规格。优选地，多晶硅结构与源/漏极穿通孔下为由浅沟槽隔离工艺生成的氧化物衬底。本发明设计的测试结构可以在晶圆端进行有效检测，即在结构两端加一定的偏压，检测漏电，若侦测到大漏电或者击穿电压较低的情况，则表明多晶硅与穿通孔间距离偏离目标值或有残留物。这样就能及时发现和改善工艺条件，降低品质风险成本。由此，本发明设计的测试结构能够用于检测多晶硅栅极侧墙的绝缘性能，可以检测多晶硅栅极与源/漏极穿通孔间由于距离偏移或残留物导致侧墙承受电场较大而引起的良率和可靠性问题。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本发明第一优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的结构俯视图。图2示意性地示出了根据本发明第一优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的截面图。图3示意性地示出了根据本发明第二优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的结构俯视图。图4示意性地示出了根据本发明第二优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的截面图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。本发明的发明人发现，源/漏极穿通孔与多晶硅栅极间距离发生偏离或存在有残留物，都将引起多晶硅栅极侧墙耐压性能降低。因此，发明人设计满足下列要求中的多条或一条要求的梳状或蛇形结构，以起到检查多晶硅栅极侧墙的耐压性：1.结构一端连接多晶硅，另一端连接源/漏极穿通孔；2.多晶硅与源/漏极穿通孔间距遵循最小设计规格，长度满足最大设计规格；3.多晶硅与源/漏极穿通孔下为由浅沟槽隔离工艺(遵循设计规格)生成的氧化物衬底，而非传统硅衬底，防止多晶硅底部与源/漏极穿通孔击穿。<第一优选实施例>图1示意性地示出了根据本发明第一优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的结构俯视图。图2示意性地示出了图1所示的根据本发明优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的沿图1所示箭头切线的截面图。如图1和图2所示，根据本发明第一优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构包括：第一测试焊盘10、第二测试焊盘20、以及与第二测试焊盘20连接的金属梳状结构22；其中，第一梳状结构11连接多晶硅结构11，而且金属梳状结构22连接源/漏极穿通孔30。其中，例如，多晶硅结构11具体可以是栅极多晶硅或者连接到栅极多晶硅12(如图2所示)。优选地，多晶硅结构11为与金属梳状结构22的梳齿平行的条状结构。而且，优选地，金属梳状结构22与第一梳状结构11交错布置。其中，优选地，多晶硅结构11与源/漏极穿通孔30的间距遵循最小设计规格。而且，多晶硅结构11的长度满足最大设计规格。优选地，多晶硅结构11与源/漏极穿通孔下为由浅沟槽隔离工艺(例如，遵循设计规格)生成的氧化物衬底40。由此，可以在结构两端加一定的偏压，检测漏电，若侦测到大漏电或者击穿电压较低的情况，则表明多晶硅与穿通孔间距离偏离目标值或有残留物。<第二优选实施例>图3示意性地示出了根据本发明第二优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的结构俯视图。图4示意性地示出了图3所示的根据本发明优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构的沿图3所示箭头切线的截面图。如图3和图4所示，根据本发明第二优选实施例的用于检查多晶硅栅极侧墙绝缘性能的测试结构包括：第一测试焊盘10、第二测试焊盘20、以及与第二测试焊盘20连接的金属蛇形结构60；其中，第一梳状结构11连接多晶硅结构11，而且金属蛇形结构60连接源/漏极穿通孔30。其中，例如，多晶硅结构11具体可以是栅极多晶硅或者连接到栅极多晶硅12(如图2所示)。优选地，多晶硅结构11为与金属蛇形结构60的交错布置的条状多晶硅结构或梳状多晶硅结构。其中，优选地，多晶硅结构11与源/漏极穿通孔30的间距遵循最小设计规格。而且，多晶硅结构11的长度满足最大设计规格。优选地，多晶硅结构11与源/漏极穿通孔下为由浅沟槽隔离工艺(例如，遵循设计规格)生成的氧化物衬底40。同样，结构两端加一定的偏压，检测漏电，若侦测到大漏电或者击穿电压较低的情况，则表明多晶硅与穿通孔间距离偏离目标值或有残留物。总之，本发明设计的测试结构可以在晶圆端进行有效检测，即在结构两端加一定的偏压，检测漏电，若侦测到大漏电或者击穿电压较低的情况，则表明多晶硅与穿通孔间距离偏离目标值或有残留物。这样就能及时发现和改善工艺条件，降低品质风险成本。由此，本发明设计的测试结构能够用于检测多晶硅栅极侧墙50(如图2和图4所示)的绝缘性能，可以检测多晶硅栅极与源/漏极穿通孔间由于距离偏移或残留物导致侧墙承受电场较大而引起的良率和可靠性问题。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。