封装上封装构件及其制造方法与流程

本发明涉及半导体封装技术领域，特别是涉及一种封装上封装构件及其制造方法。

背景技术：

随着半导体制造技术的发展，微电子器件变得更小，且其内部的电路也变得越来越密。为了减少微电子器件的尺寸，这些器件被封装且与电路板组装的结构必须变得更加紧密。

本领域公知的扇出晶圆级封装(fan-outwafer-levelpackaging,fowlp)是一种封装过程，其中半导体晶粒上的接触结构通过基板(例如穿硅通孔(tsv)中介层)上的重分布层(redistributionlayer,rdl)，被重新分布到一较大的面积上。由于制造具有穿硅通孔的中介层基板是一个复杂的过程，因此所述tsv中介层十分昂贵。

重分布层(re-distributionlayer,rdl)是指在晶圆的表面上，利用另外的金属绕线及介电层重新分布线路，通过重新分布的线路，可以将输入/输出接垫布局到较宽松的线宽覆盖区。这样的重新分布需要薄膜聚合物(例如：苯并环丁烯(bcb)、聚酰亚胺(pi)或其它有机聚合物)及金属化(例如：al或cu)，用来将周边的接垫改道到一较宽松的阵列配置区域。

为了实现在更小的空间里具有更高密度的需求，目前本技术领域已研发出3d堆叠封装，例如封装上封装(package-on-package,pop)构件。pop构件通常包括一具有一装置晶粒的上部封装与一具有另一装置晶粒的下部封装结合。在pop的设计中，上部封装可以通过周边锡球与下部封装电连接。

技术实现要素：

本发明主要的目的在提供一种改良的方法，用于制造封装上封装(package-on-package,pop)构件，其是具有成本效益的。

本发明一方面，提出一种制作封装上封装构件的方法。首先，提供一载板，其上具有第一钝化层。然后于第一钝化层上形成重分布层(rdl)，其中重分布层包含至少一介电层以及至少一金属层，而金属层包含多数个第一凸块焊盘以及第二凸块焊盘，从介电层的一上表面暴露出来，其中第一凸块焊盘是设置于一芯片接合区，而第二凸块焊盘是设置于芯片接合区周围的一周边区。之后于第一凸块焊盘上接合至少一芯片，其中芯片是通过设置于第一凸块焊盘上的多数个凸块与重分布层电连结。最后，于第二凸块焊盘上接合一晶粒封装，其中晶粒封装是通过设置于第二凸块焊盘上的多数个第二凸块与重分布层电连接。

为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附附图，作详细说明如下。然而接下来的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1到图7是根据本发明的实施例所绘示的制作封装上封装构件的方法。

其中，附图标记说明如下：

300载板

310钝化层

410重分布层

412介电层

414金属层

415a第一凸块焊盘

415b第二凸块焊盘

102芯片接合区

104周边区

413钝化层

413a第一开孔

413b第二开孔

420a芯片(晶粒)

420b芯片(晶粒)

416a第一凸块

20晶粒封装

201已模塑的半导体晶粒

250模塑料

416b第二凸块

500模塑料

1晶圆级的封装上封装

414a焊接垫

520锡球

10封装上封装构件

具体实施方式

接下来的内容是本发明的具体实施方式的详细说明，这些具体实施方式可参考相对应的附图，以使这些附图构成实施方式的一部分。同时也通过说明，公开本发明可据以施行的方式。这些实施例的说明已包含足够的细节，使本技术领域的技术人员可据以实施本发明。其他实施例也可被加以施行，且对于其结构上所做的改变仍属本发明所涵盖的范围。

因此，下文的细节描述将不被视为一种限定，且本发明所涵盖的范畴仅被所附的权利要求以及其同意义的涵盖范围。本发明的一或多个实施例将参考附图描述，其中相同元件符号用来表示相同元件，且其中描述的结构未必按比例所绘制。

本发明涉及一种“重分布层优先”(rdlfirst)的工艺，其是用来制作第一封装。第二封装是利用芯片对晶圆(chiptowafer,c2w)接合的方式，接合到第一封装上，实现晶圆级的封装上封装构件。

请参考图1到图7。图1到图7是根据本发明的实施例所绘示的制作封装上封装构件的示例性方法。如图1所示，首先，提供一载板300。载板300可具有一黏着剂层(未示于图中)，作为可被撕除的基材或晶圆，但不限于此。之后，在载板300的上表面上形成至少一介电层或钝化层310。钝化层310可包含有机材料(例如：聚酰亚胺)或无机材料(例如：氮化硅、氧化硅或类似物)。

如图2所示，之后，于钝化层310上形成重分布层410。重分布层410可包含至少一介电层412以及至少一金属层414。介电层412可包含有机材料(例如：聚酰亚胺)或无机材料(例如：氮化硅、氧化硅或类似物)，但不限于此。金属层414可包含铝、铜、钨、钛、氮化钛或类似物。

根据本发明一实施例，金属层414可包含多数个第一凸块焊盘415a以及第二凸块焊盘415b，从介电层412的一上表面暴露出来。第一凸块焊盘415a是设置于一芯片接合区102，而第二凸块焊盘415b是设置于芯片接合区102周围的一周边区104。

然后，于介电层412上形成一钝化层413，例如聚酰亚胺或阻焊材料。钝化层413可包括第一开孔413a以及第二开孔413b，分别暴露出第一凸块焊盘415a与第二凸块焊盘415b。

如图3所示，进行一电镀锡凸块工艺，分别于第一凸块焊盘415a上形成第一凸块416a。之后，将各个覆晶芯片或晶粒420a及420b以有源面朝下面向重分布层410的方位，通过第一凸块416a安装到重分布层410上，从而形成芯片对晶圆(c2w)接合的堆叠构造。这些覆晶芯片或晶粒420a及420b可以是具有一定功能的有源集成电路(ic)芯片，例如，绘图处理芯片(graphicprocessingunit)、中央处理器芯片(centralprocessingunit)或存储器芯片。底胶(未示于图中)可选择性的被涂布在每个芯片420a及420b之下。

如图4所示，一晶粒封装20，包含至少一已模塑的半导体晶粒201，以晶圆级的方式设置于重分布层410上。晶粒封装20包含模塑料250。晶粒封装20可通过第二凸块416b与重分布层410电连接。第二凸块416b形成于开孔413b中且于第二凸块焊盘415b上。第二凸块416b的高度比芯片420a及420b的厚度大。本领域技术人员应可理解，第二凸块416b可以是形成于晶粒封装20的下表面的凸块、铜柱、或通过落球法形成的凸块，但不限于此。

如图5所示，于重分布层410上设置晶粒封装20后，形成一模塑料500。模塑料500至少覆盖晶粒封装20、芯片420a和420b、第二凸块416b和重分布层410的上表面，从而形成的晶圆级的封装上封装1。可通过固化工艺使模塑料500固化。上述固化过程是在低于模塑料500的玻璃转化温度(tg)的温度下进行。模塑料500可包含环氧树脂和硅填料的混合物，但不限于此。模塑料250和模塑料500可具有不同的组成，模塑料500可在相对低的温度下进行固化。可以选择性的进行一抛光工艺，用来抛光模塑料500的顶部。

之后，如图6所示，将载板300去除，从而暴露出钝化层310的主表面。可利用激光处理或uv照射处理去除载板300，但不限于此。在去除载板300之后，可在钝化层310中形成开口，使焊接垫414a分别暴露出来。然后，分别于焊接垫414a上形成焊锡凸块或锡球520。

之后，如图7所示，进行一切割工艺，用来分离出各个封装上封装(pop)构件10。在切割工艺的过程中，可以用切割胶带(未示于图中)来提供临时的支撑，而锡球520可以黏着到切割胶带。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。