晶圆级封装件及其制造方法与流程

技术领域

下面的描述涉及一种晶圆级封装件及其制造方法。

背景技术：

随着近来半导体元件小型化的趋势，已增加了对于晶圆级封装技术的兴趣。晶圆级封装技术指的是如下半导体封装技术：其与从晶圆分离芯片且封装从晶圆切除的独立芯片的现有技术方案不同，该半导体封装技术涉及封装芯片未分离的晶圆。在晶圆级封装方法中，可以在晶圆的封装之后切割独立的芯片。

制造半导体装置大体上涉及四个单独的步骤，包括电路设计步骤、晶圆加工步骤、组装步骤以及测试步骤。在这些步骤中，组装步骤涉及配线连接步骤和封装步骤。这些步骤涉及从已完成加工的晶圆切除独立芯片、将各独立芯片附着到小型电路板、连接配线以及随后利用塑料封装件覆盖小型电路板的技术方案。

然而，在晶圆级封装技术方案中，不是将作为封装材料的塑料施加于独立芯片、连接配线且再施加绝缘材料，而是通过在晶圆上涂覆感光绝缘材料的简单工序来进行封装步骤。

当应用如上所述的封装技术时，诸如配线连接步骤和塑料封装步骤等的半导体组装步骤被缩短了。另外，不需要在现有技术中已用于组装半导体的塑料封装材料、电路板、配线连接用配线等，使得可以显著地减少制造成本。

技术实现要素：

提供本发明内容用于以简化形式介绍在下面的具体实施方式中进一步描 述的发明构思的选择。本发明内容并不意在确定所要求保护的主题的关键特征或必要技术特征，也不意在用于帮助决定所要求保护的主题的范围。

在一个总体方面，一种晶圆级封装件，包括：晶圆构件，具有设置了电路元件的内腔；元件壁构件，设置在晶圆构件的内表面上且包围设置了所述电路元件的元件部分；以及间隙壁构件，布置在所述元件壁构件的外表面上且将所述元件部分之间的空间划分成间隙部分。

所述晶圆构件可包括盖晶圆和装置晶圆，该装置晶圆结合到所述盖晶圆以形成所述内腔，所述间隙壁构件可从所述盖晶圆和所述装置晶圆中的至少一者的内表面突出。

所述间隙壁构件可从所述晶圆构件的内表面突出且可形成台阶形状。

所述间隙壁构件可从所述晶圆构件的内表面突出且可形成渐缩形状。

包围所述电路元件的所述元件壁构件可以具有棱柱形状(prismatic shape)。

所述电路元件可设置于相应的元件部分中，相应的电路元件可连接到所述元件壁构件。

所述电路元件中的至少一者可与体声波(BAW)谐振器对应。

在另一总体方面，一种晶圆级封装件的制造方法，涉及：通过形成元件壁构件和间隙壁构件来制造装置晶圆和盖晶圆，所述元件壁构件形成包围电路元件的元件部分的边界，所述间隙壁构件设置在所述元件壁构件的外表面上以封闭所述元件部分之间的空间中的间隙部分；以及利用接合材料使所述装置晶圆和所述盖晶圆彼此接合，使得所述电路元件设置在所述装置晶圆和所述盖晶圆的组合结构的内侧。

该方法的总体方面还涉及沿着所述间隙部分切割所述装置晶圆和所述盖晶圆。

在另一总体方面，一种晶圆级封装件，包括：第一晶圆和第二晶圆，这两者之间具有空间；第一壁构件，其将所述空间的一部分指定为元件部分，所述元件部分包括一个或更多个电路元件；以及第二壁构件，其将所述空间的在所述元件部分外侧的部分划分成间隙部分。

所述空间的在所述元件部分外侧的所述部分可包括在未设置电路元件的第一晶圆上的间隙区域。

所述第一壁构件可气密地密封每个元件部分，所述第二壁构件可以密封 每个间隙部分。

所述第一壁构件的至少一部分和所述第二壁构件的至少一部分可与所述第一晶圆或者所述第二晶圆形成为一体。

所述第一壁构件的第一部分和所述第二壁构件的第一部分可形成为从所述第二晶圆突出。所述第一壁构件的第二部分和所述第二壁构件的第二部分可形成为从所述第一晶圆突出。所述第一壁构件的第一部分可接合于所述第一壁构件的第二部分以密封所述元件部分，所述第二壁构件的第一部分可接合于所述第二壁构件的第二部分以密封所述间隙部分。

根据下面的具体实施方式、附图和权利要求，其他特征和方面将变得显而易见。

附图说明

图1包括晶圆级封装件的视图。

图2包括根据本公开的晶圆级封装件的示例的平面图和该晶圆级封装件的内侧部分的平面图。

图3是晶圆级封装件的示例的内侧部分的平面图。

图4至图6是示出晶圆级封装件的示例中的间隙壁构件的侧视图。

图7是示出晶圆级封装件的示例中的元件壁构件的侧视图。

在所有的附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，为了清楚、说明及简洁起见，附图中的元件的相对尺寸、比例和描绘可以被夸大。

具体实施方式

提供以下具体实施方式以帮助读者获得对这里所描述的方法、装置和/或系统的全面理解。然而，这里所描述的方法、装置和/或系统的各种变换、修改及等同物对于本领域的普通技术人员将是显而易见的。这里所描述的操作顺序仅仅是示例，其并不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可作出对本领域的普通技术人员将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对于本领域的普通技术人员来说公知的功能和结构的描述。

这里所描述的特征可以以不同的形式实施，并且将不被解释为被这里所 描述的示例所限制。更确切的说，已经提供了这里所描述的示例，以使本公开将是彻底的和完整的，并将本公开的全部范围传达给本领域的普通技术人员。

遍及说明书，将理解的是，当诸如层、区域或晶圆(基板)等的元件称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可以直接“位于”其他元件“上”、“连接到”其他元件或“结合到”其他元件，或者可存在介于两者之间的其他元件。相比之下，当元件称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可能不存在介于两者之间的元件或层。相同的附图标记指代相同的元件。如这里所使用地，术语“和/或”包括一个或更多个相关联列出的术语的任意组合或所有组合。

将清楚的是，尽管可在这里使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例性实施例的教导的情况下，以下论述的第一构件、组件、区域、层或部分可以被称为第二构件、组件、区域、层或部分。

为了容易描述以描述如图所示的一个元件相对于其他(多个)元件的关系，这里可以使用诸如“在…上方”、“上”、“在…下方”以及“下”等的空间相关术语。将理解的是，空间相对术语意图包含除了图中所示的方位以外装置在使用或操作中的不同方位。例如，如果图中的装置颠倒，则描述为“在”其他元件或特征“上方”或“上”的元件于是将被定位为“在”其他元件或特征“下方”或“下”。因而，术语“在…上方”可根据图中的特定方向包括上方和下方两种方位。装置可被另外定位(旋转90度或处于其他方位)且可对这里使用的空间相关描述做出相应解释。

这里使用的术语仅用于描述特定实施例且不意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。此外，还将理解的是，在说明书中所使用的术语“包括”和/或“包含”指定存在所陈述的特征、整数、步骤、操作、构件、元件和/或其的组，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或其的组。

以下，将参照示图描述各种实施例。在附图中，例如，由于制造技术和/或公差，可估计所示的形状的变型。因而，以下描述不应被理解为局限于这里所示的区域的形状，而是例如应当理解为包括制造中所产生的形状的变化。以下实施例还可由它们中的一个或组合构成。

以下描述的内容可具有各种构造，且仅提出这里所需的构造，但是不限于此。

如上所述，晶圆级封装技术涉及封装仍作为晶圆的一部分的半导体装置或集成电路。然而，参照图1，当在晶圆上执行晶圆级封装方法时，在封装方案的各步骤期间可能产生异物(foreign object)w。例如，可能在形成通孔的步骤、布置配线的步骤等期间产生异物w。如上所述产生的异物w会损坏设置于晶圆构件10’的内侧部分(internal portion)的电路元件，由此产生有缺陷的产品，其中如图1所示，盖晶圆11’和装置晶圆12’通过被引入到该晶圆构件10’的内侧部分而被粘合(bonded)并结合到晶圆构件10’。

因为对于异物w在晶圆构件10’的内侧部分中的引入而言不存在屏障

(obstacle)，所以异物w可能移动到晶圆构件10’的内侧部分。因此，一旦异物w被引入到晶圆构件10’中，晶圆构件10’的内侧部分的电路元件被损坏，使得得到了有缺陷的产品。

因此，企图寻找一种提高产品可靠性和产量的晶圆级封装件的制造方法。

在本公开中提出晶圆级封装件及其制造方法的各种示例，从而即使在异物w被引入到晶圆构件10的情况下，也可防止晶圆构件10的内侧部分的电路元件E被损坏。

根据晶圆级封装件及其制造方法的一个示例，可设置间隙壁构件30。因此，即使在异物w产生于晶圆构件10中或被引入到晶圆构件10的内侧部分的情况下，异物w仅可能到达一些区域，而不会进入晶圆构件10的其他区域。结果，可防止异物w由于移动通过整个晶圆构件10而污染大部分晶圆构件10的情形。

图2和图3示出了根据一个实施例的晶圆级封装件的内侧部分的平面图。参照图2和图3，晶圆级封装件包括：晶圆构件10，其包括设置于晶圆构件10的内腔的电路元件E；元件壁构件20，设置在晶圆构件10的内表面上且包围元件部分ES中的电路元件E。在该示例中，元件壁构件20将晶圆构件10划分成多个元件部分ES。电路元件E设置于多个元件部分ES中。晶圆级 封装件还包括间隙壁构件30，其设置在元件壁构件20的外表面22上且封闭多个间隙部分GS，该间隙壁构件30划分在多个元件部分ES之间的空间。

如上所述，图示的晶圆级封装件包括晶圆构件10、元件壁构件20以及间隙壁构件30，从而防止当异物w被引入到晶圆构件10或在晶圆构件10的内侧部分产生异物w时异物w自由地移动到晶圆构件10的内侧部分。

晶圆构件10可用于封装该晶圆构件10的内侧部分中的电路元件E。为此，晶圆构件10可包括装置晶圆12、盖晶圆11等。

换言之，晶圆构件10可包括：装置晶圆12，其包括设置于该装置晶圆12的上表面上的元件部分ES且包括电路元件E；盖晶圆11；接合材料B，其使装置晶圆12和盖晶圆11彼此接合且密封；吸气剂(getter)；过孔(vias)，其在贯通盖晶圆11的状态下电连接到元件部分ES；各自的外垫(external pad)，其用于过孔的外部电连接，等等。

在该示例中，装置晶圆12包括多个元件部分ES和设置于装置晶圆12的上表面的一个或更多个内垫(internal pad)，其中，元件部分ES需要密封由叉指换能器(inter-digital transducer)(IDT)电极形成的电路元件E等，一个或更多个内垫电连接到元件部分ES的电路元件E。

根据一个示例，电路元件E可以是体声波(BAW)谐振器、表面声波(SAW)谐振器、微机电系统(MEMS)元件等。

晶圆级封装件的电路元件E可以例如是体声波(BAW)谐振器。

接合材料B可以是苯并环丁烯(BCB)、干膜树脂(DFR)、环氧树脂(epoxy)、诸如热固性聚合物的聚合物或金属。

盖晶圆11通过为聚合物的接合材料B接合到装置晶圆12，且可包括吸气剂，吸气剂设置在盖晶圆11的下表面上，以与装置晶圆12的元件部分ES对应且由钡、镁、锆、红磷以及钛中的任一者形成，由此防止湿气吸收到元件中且防止异物w渗透到元件中。

过孔可在贯通盖晶圆11的同时连接到设置在装置晶圆12的上表面上的内垫，且连接到设置在盖晶圆11的上表面上的外垫，以从与多个内垫电连接的元件部分ES的电路元件E获得电信号或者将电力(power)施加到元件部分ES的电路元件。

元件壁构件20可用于包围设置了电路元件E的元件部分ES。

元件壁构件20的外侧部分可具有与元件部分ES相关的闭合的弯曲形状， 诸如圆形、四边形等，元件壁构件20的除了元件壁构件20的外侧部分以外的内侧部分可包围各自的过孔。

元件壁构件20的包围电路元件E的部分可形成为棱柱形状(prismatic shape)，从而可形成更多的元件区域，由此可提高电路元件E的集成度。

换言之，晶圆级封装件的元件壁构件20的包围电路元件E的部分可具有棱柱形状。

在该示例中，多个电路元件E设置于晶圆级封装件的各元件部分ES中。相应的电路元件E可连接到元件壁构件20。

间隙壁构件30可用于封闭间隙部分GS，该间隙部分GS设置为由元件壁构件20封闭的元件部分ES之间的空间。

因为间隙壁构件30针对晶圆构件10的内侧部分中的异物w在晶圆构件10的内侧周围移动而用作屏障，所以间隙壁构件30可以进一步防止被异物w污染。

换言之，通过设置间隙壁构件30，能够显著的减少电路元件E由于异物w引起的缺陷率。

原因在于仅使异物w被引入的区域或产生异物的区域中的电路元件E被损坏，使得仅在上述区域的电路元件E中发生缺陷，且防止异物w引入除上述区域以外的区域中。

为此，间隙壁构件30设置在间隙部分GS中。例如，间隙壁构件30可结合到元件壁构件20的外表面22，该元件壁构件20的外表面22为与元件壁构件20的设置了电路元件E的内壁表面21相反的表面。

另外，间隙壁构件30可将多个元件部分ES的元件壁构件20的外表面22彼此连接，由此封闭间隙部分GS。

另外，如下参照图4至图6所描述的，间隙壁构件30可从晶圆构件10的内表面突出。

图4至图6是示出在晶圆级封装件的另一示例中的间隙壁构件30的示例的侧视图。图4示出间隙壁构件30具有台阶形状的示例，图5示出间隙壁构件30具有渐缩形状(tapered shape)的示例。图6示出间隙壁构件30仅在盖晶圆11和装置晶圆12中的一个上突出的示例。

参照图4至图6，晶圆级封装件的晶圆构件10包括设置在一侧的盖晶圆11和结合到盖晶圆11以形成内腔的装置晶圆12。晶圆构件10还包括从盖晶 圆11和装置晶圆12中的至少一者的内表面突出的间隙壁构件30。

换言之，间隙壁构件30可从晶圆构件10的内表面突出，由此封闭间隙部分GS。

突出到间隙部分GS的空间中的间隙壁构件30可形成台阶形状、渐缩形状等。

图4与沿着图3的线L截取的截面图对应，图7示出间隙部分GS沿着图3的线M的截面图。参照图4，晶圆级封装件的间隙壁构件30从晶圆构件10的内表面突出，且形成台阶形状。

如上所述，间隙壁构件30可以呈台阶形状突出，由此可容易地制造间隙壁构件30。

参照图5，晶圆级封装件的间隙壁构件30从晶圆构件10的内表面突出，且形成渐缩形状。

如上所述，间隙壁构件30可以呈渐缩形状突出，从而减少由于与异物w碰撞产生的冲击能量，使得可减少由于异物w引起的间隙壁构件30的损坏，由此防止异物w的进一步扩散。

另外，参照图4和图5，间隙壁构件30从盖晶圆11和装置晶圆12两者突出且通过在间隙壁构件30的彼此对应的接合表面上的接合材料B而彼此结合。然而，间隙壁够件30的布置不限于此。在图6所示的另一示例中，间隙壁构件30仅从盖晶圆11和装置晶圆12中的一者突出且通过接合材料B而被结合到设置在另一侧的盖晶圆11和装置晶圆12。

在该示例中，因为间隙壁构件30仅形成在盖晶圆11和装置晶圆12中的一者上，所以可减少用于形成间隙壁构件30所需的时间，可简化形成间隙壁构件30的步骤。

另外，根据另一示例，可提出晶圆级封装件的制造方法。

参照图6，晶圆级封装件的制造方法的示例涉及通过形成元件壁构件20且形成从装置晶圆12、盖晶圆11或两者的内表面突出的间隙壁构件30来制造装置晶圆12和盖晶圆11。在该示例中，元件壁构件20包围包括电路元件E的元件部分ES，间隙壁构件30设置在元件壁构件20的外表面22上，以封闭为元件部分ES之间的空间的间隙部分GS。该方法还涉及通过接合材料B使装置晶圆12和盖晶圆11彼此接合，使得电路元件E设置在其内侧部分中。

另外，根据另一示例，晶圆级封装件的制造方法还包括沿着间隙部分GS切割装置晶圆12和盖晶圆11。

在装置晶圆12和盖晶圆11的制造过程中，元件壁构件20和间隙壁构件30可被设置使得它们以预设计的图案布置在晶圆构件10中。

另外，在装置晶圆12和盖晶圆11彼此接合的过程中，装置晶圆12包括电连接到电路元件E和元件部分ES的一个或更多个内垫，该电路元件E和元件部分ES设置在装置晶圆12的上表面。盖晶圆11包括安装在其下表面的、与元件部分ES对应的吸气剂，盖晶圆11可通过诸如聚合物等的接合材料B而与装置晶圆12彼此接合。盖晶圆11和装置晶圆12之间的接合材料B可硬化，由此密封元件部分ES的电路元件。

设置在装置晶圆12的上表面的元件部分ES的电路元件E可以例如为由IDT电极形成的BAW谐振器，其中该元件部分ES的电路元件E需要在它们被密封的状态下安装。另外，元件部分ES的BAW谐振器可分别电连接到一个或更多个内垫。

在装置晶圆12和盖晶圆11彼此接合的过程中，当装置晶圆12和盖晶圆11通过诸如聚合物等的接合材料B彼此接合时，接合材料B可以为苯并环丁烯(BCB)、干膜树脂(DFR)、环氧树脂、诸如热固性聚合物的聚合物或金属等。

另外，可通过使用在盖晶圆11的下表面设置的吸气剂来防止由于在装置晶圆12和盖晶圆11彼此接合的过程中产生的湿气或异物w而对元件部分ES的BAW谐振器造成的污染。

在装置晶圆12和盖晶圆11通过接合材料B彼此接合之后，可在盖晶圆11的上表面图案化形成第一光阻图案(first photo-resist pattern)。另外，通孔可通过刻蚀形成且可分别连接到内垫。

另外，作为形成通孔的刻蚀步骤(etching process)，可执行湿法刻蚀或干法刻蚀。根据一个实施例，可执行使用光阻图案的湿法刻蚀，以形成贯通盖晶圆11和接合材料B至内垫的通孔。可选地，可以进行诸如反应离子刻蚀(RIE)等的干法刻蚀，以形成贯通盖晶圆11和接合材料B至内垫的通孔。

在使用第一光阻图案形成通孔之后，可通过物理气相沉积(PVD)方法利用金属充填通孔，且可执行化学机械抛光(CMP)处理，以使充填在通孔中的金属和盖晶圆11的上表面平整，由此形成过孔。

例如，在形成过孔的PVD方法(例如，溅射法)中，可沉积诸如Al、Cu等的导电金属，由此被充填在暴露于内垫的通孔中。

在执行CMP处理以形成多个平整的过孔之后，光阻剂可在盖晶圆11的上表面图案化，以形成第二光阻图案。分别连接到过孔的外垫可通过这些第二光阻图案形成。

在第二光阻图案如上所述地形成之后，导电金属可通过PVD方法沉积在第二光阻图案之间，并且可执行CMP处理，以使盖晶圆1的上表面平整。

在导电金属沉积在第二光阻图案之间且执行CMP处理之后，可执行去除第二光阻图案的灰化处理且清洁处理，以在盖晶圆11的上表面形成外垫。

另外，在外垫形成在盖晶圆11的上表面上之后，可沿着线L切割装置晶圆12和盖晶圆11，从而使在密封了元件部分ES的BAW谐振器的封装件单元中的元件部分ES的BAW谐振器分离。

换言之，可沿着间隙部分切割装置晶圆12和盖晶圆11，由此提供由接合材料B密封的元件部分ES的BAW谐振器。

即使在如上所述的制造晶圆级封装件的过程中异物w被引入到设置了电路元件E的盖晶圆11和装置晶圆12之间的空间，也可通过间隙壁构件30阻挡异物w的移动，使得由于异物w而损坏电路元件E的区域可被限制为引入了异物w的区域。

如上所述，在晶圆级封装件及其制造方法中，可设置间隙壁构件。

因此，即使异物w被引入到晶圆构件中或产生于晶圆构件的内侧部分，异物也可仅在一些区域内周围移动，使得可防止异物w移动通过整个晶圆构件而对晶圆构件的其他部分造成损坏的可能性。

因此，可限制晶圆构件的电路元件变成有缺陷产品的区域，使得在生产电路元件产品中的缺陷率可减少。

此外，第一晶圆为装置晶圆，第二晶圆为盖晶圆。

虽然本公开包括具体示例，但对本领域的普通技术人员将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可在这些示例中作出形式和细节上的各种变化。这里所描述的示例将仅仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的形式组合和/或通过其他组件或它们的等同物替换或增 添描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定，权利要求及其等同物的范围之内的全部变换将被理解为包括在本公开中。