半导体结构及其形成方法与流程

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术：

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。

为了控制短沟道效应，器件尺寸的进一步缩小要求栅极电容的进一步增大。栅极电容的增大能够通过减薄栅介质层的厚度而实现。但是栅介质层厚度的减小会引起栅极漏电流的增大。为了抑制栅极漏电流，金属栅极结构被引入半导体结构中。金属栅极结构包括金属电极和高k介质层。金属栅极结构能够有效提高栅极电容，同时能够有效抑制栅极漏电流。

同时，电路密度的增大，晶圆表面无法提供足够的面积来制造连接线。为了满足元器件缩小后的互连需求，两层及两层以上的多层金属间互连线的设计成为超大规模集成电路技术常采用的方法之一。不同金属层或者金属层与半导体器件之间通过连接插塞实现连接导通。

但是现有技术中所形成的半导体结构，栅极与连接插塞之间的寄生电容过大，影响了所形成半导体结构的性能。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，以减小栅极与连接插塞之间的寄生电容，提高所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底；在衬底上形成栅极；在所述栅极的侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数；在所 述栅极之间填充介质层；在所述介质层中形成连接插塞。

可选的，形成所述第一侧墙和所述第二侧墙的步骤中，所述第一侧墙的材料包括氟化石墨烯或石墨烯，所述第二侧墙的材料包括氧化硅。

可选的，形成所述第一侧墙的步骤中，所述第一侧墙包括10层到30层氟化石墨烯。

可选的，所述第一侧墙的材料为氟化石墨烯，形成所述第一侧墙的步骤包括：在所述栅极侧壁上形成石墨烯层；对所述石墨烯层进行氟化处理。

可选的，形成所述石墨烯层的步骤包括：通过化学气相沉积的方式在所述栅极侧壁上形成石墨烯层。

可选的，通过化学气相沉积的方式形成所述石墨烯层的步骤中，所采用的工艺气体包括甲烷和氢气。

可选的，对所述石墨烯进行氟化处理的步骤中，所述氟化处理使所述第一侧墙内氟原子与碳原子的原子数量比小于1。

可选的，所述形成方法在形成栅极之后在形成所述第一侧墙之前，还包括：在所述栅极侧壁上形成附着层；形成所述第一侧墙的步骤中，所述第一侧墙覆盖所述附着层表面。

可选的，形成所述附着层的步骤中，所述附着层的材料包括锗硅。

可选的，形成附着层的步骤包括，通过外延生长的方式形成所述附着层。

可选的，形成栅极的步骤中，所述栅极为伪栅极；所述形成方法在形成所述介质层之后形成连接插塞之前，还包括：去除所述栅极形成开口；在所述开口中形成金属栅极。

可选的，所述栅极和所述第一侧墙之间还形成有附着层；形成开口的步骤包括：进行第一刻蚀去除所述栅极，露出所述附着层；进行第二刻蚀去除所述附着层，露出所述第一侧墙。

可选的，所述第一刻蚀和所述第二刻蚀中的一个或两个步骤包括：采用湿法刻蚀的方式进行刻蚀。

可选的，进行第一刻蚀的步骤中，采用四甲基氢氧化铵溶液去除所述栅极。

可选的，所述附着层的材料包括锗硅；进行第二刻蚀的步骤中，采用氨水或者盐酸溶液去除所述附着层。

可选的，所述形成方法在形成所述第一侧墙和第二侧墙之后在填充介质层之前，还包括：对栅极两侧的衬底进行轻掺杂漏注入。

相应的，本发明提供一种半导体结构，包括：

衬底；位于所述衬底上的栅极；依次位于所述栅极侧壁上的第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数；填充于所述栅极之间的介质层；位于所述介质层中的连接插塞。

可选的，所述第一侧墙的材料包括氟化石墨烯或石墨烯，所述第二侧墙的材料包括氧化硅。

可选的，所述第一侧墙包括10层到30层的氟化石墨烯。

可选的，氟化石墨烯材料的所述第一侧墙内氟原子与碳原子的原子数量比小于1。

与现有技术相比，本发明的技术方案具有以下优点：

本发明通过在栅极侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数。由于所述第一侧墙的介电常数较小，因此与现有技术相比，本发明技术方案能够有效减小所述栅极与连接插塞之间材料的介电常数，从而减小所述栅极与连接插塞之间的寄生电容，改善器件性能。

本发明可选方案中，采用氟化石墨烯材料形成所述第一侧墙。所述氟化石墨烯材的介电常数较小，而且具有较高的击穿电场强度。因此在相同厚度情况下，能够有效减小栅极与连接插塞之间材料的介电常数，减小栅极与连接插塞之间的寄生电容。而且氟化石墨烯材料还能够在较高温度下保持较高的电阻率，因此采用氟化石墨烯材料形成所述第一侧墙还能够提高所形成半导体结构的可靠性。进一步，氟化石墨烯材料具有良好的阻挡性能，能够有 效阻挡金属离子向所述介质层内扩展抑制影响所述介质层的电隔离性能。因此氟化石墨烯材料第一侧墙的使用能够提高半导体结构的稳定性。

附图说明

图1是一种半导体结构的剖面结构示意图；

图2至图8是本发明半导体结构形成方法一实施例各个步骤中间结构的剖面示意图。

具体实施方式

由背景技术可知，现有技术中的半导体结构存在寄生电容过大的问题。现结合现有技术中的半导体结构分析其寄生电容过大问题的原因：

参考图1，示出了一种半导体结构的剖面结构示意图。

如图1所示，所述半导体结构包括衬底10；位于所述衬底10表面上的金属栅极50，所述金属栅极50的侧壁上形成有侧墙60；位于所述金属栅极50两侧衬底10内的源区或漏区20；位于源区或漏区20表面的金属插塞40；填充于所述金属插塞40和金属栅极50之间的介质层30。

随着半导体器件尺寸的缩小，器件沟道长度的减小，所述源区或漏区20与所述金属栅极50之间的距离越来越小。所以所述金属插塞40与所述金属栅极50之间的距离也随之减小。

由于金属插塞40与所述金属栅极50之间的侧墙60和介质层30的材料往往是氧化物或氮化物。氧化物或氮化物的介电常数相对较高，因此金属插塞40与所述金属栅极50之间的寄生电容c54随着距离的减小而迅速增大，影响了由所述半导体结构所形成半导体器件的性能。

为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底；在衬底上形成栅极；在所述栅极的侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数；在所述栅极之间填充介质层；在所述介质层中形成连接插塞。

本发明通过在栅极侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数。由于所述第一侧墙的介电常数较 小，因此与现有技术相比，本发明技术方案能够有效减小所述栅极与连接插塞之间材料的介电常数，从而减小所述栅极与连接插塞之间的寄生电容，改善器件性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图2至图8，示出了本发明半导体结构形成方法一实施例各个步骤中间结构的剖面示意图。

参考图2，首先提供衬底100。

所述衬底100用于为后续工艺提供操作平台。所述衬底100的材料选自单晶硅、多晶硅或者非晶硅；所述衬底100也可以选自硅、锗、砷化镓或锗硅等化合物；所述衬底100还可以是其他半导体材料。此外，所述衬底100还可以选自具有外延层或外延层上硅材料。本实施例中，以形成平面晶体管的栅极结构为例进行说明，因此，所述衬底100为单晶硅衬底。

继续参考图2，提供所述衬底100之后，在衬底100上形成栅极200。

本实施例中，所述衬底100表面还覆盖有保护层101，以防止后续半导体工艺对衬底100造成损伤。具体的，所述保护层101的材料为氧化硅。因此提供衬底100之后，在形成所述栅极200之前，所述形成方法还包括在所述衬底100表面形成保护层101。

所以，在所述衬底100上形成所述栅极200的步骤包括，在所述保护层101表面形成所述栅极200。本实施例中，所形成半导体结构是基于高k金属栅(high-kmetalgate,hkmg)晶体管的半导体结构。因此所述栅极200为伪栅，用于定义后续所形成金属栅极的尺寸和位置。但是所述栅极200为伪栅的做法仅为一示例。本发明其他实施例中，所述栅极也可以是所形成半导体结构的栅极。

形成所述栅极200的步骤包括：在所述保护层101表面形成栅极材料层；在所述栅极材料层表面形成第一图形化层，所述第一图形化层用于定义所述栅极200的尺寸和位置；以所述第一图形化层为掩膜，刻蚀所述栅极材料层形成栅极200。

所述第一图形化层可以是图形化的光刻胶层，采用涂布工艺和光刻工艺形成。此外，为了缩小后续所形成栅极结构的尺寸，缩小所形成半导体器件的尺寸，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(self-aligneddoublepatterned，sadp)工艺、自对准三重图形化(self-alignedtriplepatterned)工艺或自对准四重图形化(self-aligneddoubledoublepatterned,saddp)工艺。

参考图3，在所述栅极200侧壁上依次形成第一侧墙210和第二侧墙220，所述第一侧墙210的介电常数小于所述第二侧墙的介电常数。

所述第一侧墙210和所述第二侧墙220用于实现不同器件之间的电隔离。具体的，由于所述第一侧墙210的介电常数小于所述第二侧墙220介电常数，与现有技术中仅采用第二侧墙220的半导结构相比，本发明技术方案所形成的半导体结构中栅极与连接插塞之间介质材料的介电常数较小。因此本发明技术方案能够有效减小栅极和连接插塞之间的寄生电容。

具体的，所述第一侧墙210的材料包括石墨烯或氟化石墨烯，所述第二侧墙220的材料包括氧化硅。本实施例中，所述第一侧墙210的材料为氟化石墨烯。氟化石墨烯材料的介电常数较小(约为1.2左右)，而且氟化石墨烯材料具有较高的击穿电场强度(击穿电场强度高达12mv/cm到20mv/cm)。因此在相同厚度情况下，采用氟化石墨烯材料形成所述第一侧墙210能够有效减小实现电隔离介质材料的介电常数，能够提高器件之间的电绝缘性。

此外氟化石墨烯材料还能够在较高的温度下保持较高的电阻率。因此氟化石墨烯材料的第一侧墙210还可以提高所形成半导体结构性能的可靠性。

进一步，氟化石墨烯材料还有很好的阻挡性能，因此采用氟化石墨烯材料的第一侧墙210能够有效阻挡后续所形成的金属栅极的金属离子向第二介质层内扩散以致影响第二介质层的电隔离性能，提高所形成半导体结构的稳定性。

如果所述第一侧墙210的厚度太薄，则无法有效实现减小寄生电容的功能；如果所述第一侧墙210的厚度太厚，则容易造成材料浪费和提高工艺难度。本实施例中，所述第一侧墙210包括10层到30层的氟化石墨烯。

由于所述第一侧墙210的材料为氟化石墨烯，因此形成所述第一侧墙210的步骤包括：先在所述栅极200侧壁上形成石墨烯层；再对所述石墨烯层进行氟化处理。

具体的，在所述栅极200侧壁上形成石墨烯层的步骤包括：通过化学气相沉积的方式在所述栅极200侧壁上形成石墨烯层。本实施例中，通过化学气相沉积的方式在所述栅极200侧壁上形成石墨烯层的步骤中，所采用的工艺气体包括甲烷和氢气，工艺温度在950℃左右。

在形成所述石墨烯层之后，对所述石墨烯层进行氟化处理，以形成氟化石墨烯的所述第一侧墙210。具体的，通过氟等离子掺杂的方式对所述石墨烯层进行氟化。

如果所述氟化石墨烯材料内氟浓度过高，则容易造成材料浪费，增大工艺难度。因此本实施例中，所述氟化石墨烯的第一侧墙210中，所述氟原子与碳原子的原子数量比小于1。

具体的，对所述石墨烯层进行氟化处理的过程中，所采用的工艺气体包括四氟化碳，气体压力约为5mtorr，工艺温度在200℃左右；进行氟化处理的时间在40min到60min范围内。

需要说明的是，为了提高所形成所述第一侧墙210与所述栅极200的连接强度，提供所形成第一侧墙210的质量，本实施例中在形成所述栅极200之后，在形成所述第一侧墙210之前，还包括在所述栅极200侧壁表面形成附着层211。因此形成所述第一侧墙210的步骤中，所述第一侧墙210覆盖所述附着层211的表面。

所述附着层210作为所述第一侧墙210的生长衬底。本实施例中，所述第一侧墙210的材料为氟化石墨烯，因此所述附着层211的材料包括锗硅材料。采用锗硅材料的附着层211能够有效的提高在所述附着层211表面形成的石墨烯层的质量，减少所述石墨烯层的结构缺陷，从而能够提高氟化石墨烯材料的第一侧墙210的性能。具体的，可以通过外延生长的方式在所述栅极200的侧壁表面形成锗硅材料的附着层211。所述附着层211的厚度大于

所述第二侧墙220还用于保护所述衬底100内的沟道区域，避免后续半导体工艺对所形成半导体结构的沟道造成损伤，也用于减少所形成半导体结构源区和漏区穿通现象的出现。所以所述第二侧墙220与现有结构中栅极侧墙类似，可以是由氧化硅或氮化硅等介质材料形成的侧墙，也可以是由氧化层-氮化层-氧化层等叠层结构形成的侧墙。

具体的，形成所述第二侧墙220的步骤包括：形成覆盖所述衬底100以及所述栅极200表面的侧墙材料层；通过各向异性干法刻蚀的方式去除所述衬底100表面以及所述栅极200顶部表面上的侧墙材料层，形成位于所述栅极200侧壁上的第二侧墙220。

参考图4，在所述栅极200之间填充介质层300。

需要说明的是，在形成所述第二侧墙220之后，在填充所述介质层300之前，所述形成方法还包括：对所述栅极200两侧的衬底100进行轻掺杂漏注入(lightlydopeddrain,ldd)。轻掺杂漏注入能够在所述衬底100表面形成非晶态，掺杂离子与表面非晶态结合有利于维持浅结，有利于抑制沟道漏电流。

所述介质层300用于实现器件隔离。本实施例中，所述介质层300的材料为氧化硅。因此通过所述第一侧墙210、所述第二侧墙220以及所述介质层300实现器件电隔离的做法，能够减小器件间电隔离介质材料的介电常数，减小栅极与连接插塞之间的寄生电容，改善所形成半导体结构的性能。

所述介质层300可以通过化学气相沉积的方式在所述栅极200之间形成。随着器件尺寸的减小，相邻所述栅极200之间间隙的尺寸相应缩小，使得相邻所述栅极200之间间隙的深宽比增大，为了使所述介质层300能够充分填充相邻所述栅极200之间的间隙，本实施例中，通过流体化学气相沉积(flowablechemicalvapordeposition,fcvd)的方式形成所述介质层300。

参考图5至图8，在所述介质层300中形成连接插塞500。

由于本实施例中，所形成半导体结构是基于高k金属栅晶体管的半导体结构，形成所述栅极200的步骤中，所述栅极200为伪栅极。因此在形成所述介质层300之后，在形成连接插塞500之前，所述形成方法还包括：去除 所述栅极200(如图4所示)形成金属栅极400(如图7所示)。

下面结合图5至图7，详细说明所述金属栅极400的形成。

首先结合参考图5，去除所述栅极200形成开口310。

在去除所述栅极200之前，本实施例中，所述形成方法还包括：对所述介质层300进行平坦化处理，以露出所述栅极200(图4)的顶部表面。具体的，可以通过化学机械研磨的方式对所述介质层300进行平坦化处理。

本实施例中，所述栅极200与所述第一侧墙210之间还形成有附着层211，因此形成所述开口310的步骤包括：进行第一刻蚀去除所述栅极200，露出所述附着层211；进行第二刻蚀去除所述附着层211，露出所述第一侧墙210。

所述第一刻蚀和所述第二刻蚀中的一个或两个步骤包括：采用湿法刻蚀的方式进行刻蚀。本实施例中，所述第一刻蚀和所述第二刻蚀均采用湿法刻蚀的方式进行。

具体的，本实施例，所述栅极200的材料为多晶硅。因此采用湿法刻蚀的方式进行所述第一刻蚀的步骤中，可以采用四甲基氢氧化铵(tetramethylammoniumhydroxide,tmah)溶液去除所述栅极200。所述附着层211的材料为锗硅，所以采用湿法刻蚀的方式进行所述第二刻蚀的步骤中，可以采用氨为水(nah4oh)或者盐酸(hcl)去除所述附着层211。

接着，参考图6和图7，在所述开口310内形成金属栅极400。

需要说明的是，本实施例中，所形成的半导体结构为基于高k金属栅晶体管的半导体结构。因此在形成金属栅极400之前，所述形成方法还包括：在所述开口310底部形成栅介质层410。

如图6所示，所述栅介质层410包括氧化层411和高k介质层412。所以形成所述栅介质层410的步骤包括形成依次位于所述衬底100表面的氧化物层411和高k介质层412。

提供衬底100之后，形成栅极200之前，所述形成方法还包括在所述衬底100表面形成氧化硅材料的保护层101。因此去除所述栅极200后，所述开口310底部露出所述保护层101的表面。本实施例中，采用所述保护层101 作为氧化物层411。这种做法能够简化工艺步骤，提高制作效率。

但是在本发明其他实施例中，也可以在去除所述栅极形成所述开口时，使所述开口的底部露出所述衬底的表面；之后再在所述开口底部重新形成所述氧化层。

所述高k介质层412的材料包括介电常数大于3.9的材料，具体包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。

本实施例中，在形成所述高k介质层412之前，还包括对所述开口310底部露出的所述氧化层411进行钝化处理。在经钝化处理的氧化物层411表面形成高k介质层412能够减少所述高k介质层412内的缺陷，提高所述高k介质层的性能。具体的，可以采用包括有卤素的等离子体对所述氧化物层进行钝化处理。

需要说明的是，本实施例中，所述高k介质层412还覆盖所述开口310的侧壁。

参考图7，在所述开口310内填充金属材料形成金属栅极400。

具体的，所述金属材料可以包括铝、铜、银、金、铂、镍、钛、氮化钛、氮化铊、铊、碳化铊、氮硅化铊、钨、氮化钨、硅化钨的一种或多种。形成所述金属栅极400的方法为本领域技术人员的公知技术，在此不再详述。

参考图8，在形成金属栅极400之后，在所述介质层300内形成连接插塞500。

所述连接插塞500用于实现不同层金属或者不同层器件之间的电连接。具体的，形成所述连接插塞500的步骤包括：在所述介质层300表面形成第二图形化层，所述第二图形化层用于定义所述连接插塞500的位置和尺寸；以所述第二图形化层为掩膜，刻蚀所述介质层300，在所述介质层300内形成通孔；向所述通孔内填充导电材料，以形成连接插塞500。

本发明通过在栅极侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数。由于所述第一侧墙的介电常数较 小，因此与现有技术相比，本发明技术方案能够有效减小所述栅极与连接插塞之间材料的介电常数，从而减小所述栅极与连接插塞之间的寄生电容，改善器件性能。

相应的，本发明还提供一种半导体结构，包括：

衬底；位于所述衬底上的栅极；依次位于所述栅极侧壁上的第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数；填充于所述栅极之间的介质层；位于所述介质层中的连接插塞。

参考图8，示出了本发明半导体结构一实施例的剖面结构示意图。

如图8所示，所述半导体结构包括：衬底100。

所述衬底100用于为后续工艺提供操作平台。所述衬底100的材料选自单晶硅、多晶硅或者非晶硅；所述衬底100也可以选自硅、锗、砷化镓或锗硅等化合物；所述衬底100还可以是其他半导体材料。此外，所述衬底100还可以选自具有外延层或外延层上硅材料。本实施例中，以形成平面晶体管的栅极结构为例进行说明，因此，所述衬底100为单晶硅衬底。

位于所述衬底100上的栅极。

本实施例中，所述衬底100表面还覆盖有保护层101，以防止后续半导体工艺对衬底100造成损伤。具体的，所述保护层101的材料为氧化硅。因此所述栅极位于所述保护层101的表面。

本实施例中，所形成半导体结构是基于高k金属栅(high-kmetalgate,hkmg)晶体管的半导体结构。因此所述栅极为金属栅极400。所以所述金属栅极400与所述衬底100之间还具有栅介质层410。所述栅介质层410包括依次位于衬底100表面的氧化层411和高k介质层412。

本实施例中，所述衬底100表面覆盖有氧化物材料的保护层101。所以本实施例中采用所述金属栅极400与所述衬底100之间的所述保护层101作为所述金属栅极400的氧化层411。

需要说明的是，为了减少所述高k介质层412内的缺陷，提高所述高k介质层的性能，所述氧化层411为经钝化的氧化层。具体的，所述氧化层411 为经钝化等离子体钝化的氧化层，其中所述钝化等离子体包括卤素。

所述高k介质层412的材料包括介电常数大于3.9的材料，具体包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。

所述金属栅极400的材料可以包括铝、铜、银、金、铂、镍、钛、氮化钛、氮化铊、铊、碳化铊、氮硅化铊、钨、氮化钨、硅化钨的一种或多种。

所述半导体结构还包括：依次位于所述栅极200侧壁上的第一侧墙210和第二侧墙220，所述第一侧墙210的介电常数小于所述第二侧墙220的介电常数。

所述第一侧墙210和所述第二侧墙220用于实现不同器件之间的电隔离。具体的，由于所述第一侧墙210的介电常数小于所述第二侧墙220介电常数，与现有技术中仅采用第二侧墙220的半导结构相比，本发明技术方案所形成的半导体结构中栅极与连接插塞之间介质材料的介电常数较小。因此本发明技术方案能够有效减小栅极和连接插塞之间的寄生电容。

具体的，所述第一侧墙210的材料包括石墨烯或氟化石墨烯，所述第二侧墙220的材料包括氧化硅。本实施例中，所述第一侧墙210的材料为氟化石墨烯。氟化石墨烯材料的介电常数较小(约为1.2左右)，而且氟化石墨烯材料具有较高的击穿电场强度(击穿电场强度高达12mv/cm到20mv/cm)。因此在相同厚度情况下，采用氟化石墨烯材料形成所述第一侧墙210能够有效减小实现电隔离介质材料的介电常数，能够提高器件之间的电绝缘性。

此外氟化石墨烯材料还能够在较高的温度下保持较高的电阻率。因此氟化石墨烯材料的第一侧墙210还可以提高所形成半导体结构性能的可靠性。

进一步，氟化石墨烯材料还有很好的阻挡性能，因此采用氟化石墨烯材料的第一侧墙210能够有效阻挡后续所形成的金属栅极的金属离子向第二介质层内扩散以致影响第二介质层的电隔离性能，提高所形成半导体结构的稳定性。

如果所述第一侧墙210的厚度太薄，则无法有效实现减小寄生电容的功能；如果所述第一侧墙210的厚度太厚，则容易造成材料浪费和提高工艺难 度。本实施例中，所述第一侧墙210包括10层到30层的氟化石墨烯。

如果所述氟化石墨烯材料内氟浓度过高，则容易造成材料浪费，增大工艺难度。因此本实施例中，所述氟化石墨烯的第一侧墙210中，所述氟原子与碳原子的原子数量比小于1。

需要说明的是，所述第二侧墙220还用于保护所述衬底100内的沟道区域，避免后续半导体工艺对所形成半导体结构的沟道造成损伤，也用于减少所形成半导体结构源区和漏区穿通现象的出现。

填充于所述栅极200之间的介质层300。

需要说明的是，本实施例中，所述半导体结构还包括位于所述栅极200两侧衬底内的轻掺杂区310。所述轻掺杂区310内形成有非晶态，掺杂离子与表面非晶态结合能够有效的抑制沟道漏电流。

所述介质层300用于实现器件隔离。本实施例中，所述介质层300的材料为氧化硅。因此通过所述第一侧墙210、所述第二侧墙220以及所述介质层330实现器件电隔离的做法，能够减小器件间电隔离介质材料的介电常数，减小栅极与连接插塞之间的寄生电容，改善所形成半导体结构的性能。

位于所述介质层300中的连接插塞500。

具体的，所述连接插塞500用于实现不同层金属或者不同层器件之间的电连接。所述连接插塞500的材料为导电材料，具体可以包括铝、铜、银、金、铂、镍、钛、氮化钛、氮化铊、铊、碳化铊、氮硅化铊、钨、氮化钨、硅化钨的一种或多种。

综上，本发明通过在栅极侧壁上依次形成第一侧墙和第二侧墙，所述第一侧墙的介电常数小于所述第二侧墙的介电常数。由于所述第一侧墙的介电常数较小，因此与现有技术相比，本发明技术方案能够有效减小所述栅极与连接插塞之间材料的介电常数，从而减小所述栅极与连接插塞之间的寄生电容，改善器件性能。此外本发明可选方案中，采用氟化石墨烯材料形成所述第一侧墙。所述氟化石墨烯材的介电常数较小，而且具有较高的击穿电场强度。因此在相同厚度情况下，能够有效减小栅极与连接插塞之间材料的介电常数，减小栅极与连接插塞之间的寄生电容。而且氟化石墨烯材料还能够在 较高温度下保持较高的电阻率，因此采用氟化石墨烯材料形成所述第一侧墙还能够提高所形成半导体结构的可靠性。进一步，氟化石墨烯材料具有良好的阻挡性能，能够有效阻挡金属离子向所述介质层内扩展抑制影响所述介质层的电隔离性能。因此氟化石墨烯材料第一侧墙的使用能够提高半导体结构的稳定性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。