具有超结结构的载流子注入型IGBT的制作方法

本发明涉及半导体器件领域，尤其涉及一种具有超结结构的载流子注入型igbt。

背景技术：

绝缘栅双极型晶体管(insulatedgatebipolartransistor，简称igbt)作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。其中以n型衬底的n型igbt为例，空穴依靠阳极发射结注入，电子依靠阴极沟道注入。受沟道电阻影响，阴极一侧电子注入能力受到限制。为增强igbt阴极的电子注入能力，人们引入载流子存储层a，其结构简图如图1所示。载流子存储层a通过在p基区外围增加n型注入的方法增强阴极一侧的载流子浓度，能够比较明显的增强igbt的电导调制能力，提高igbt的电流密度。

但是现有技术中，由于引入的载流子存储层a依靠注入掺杂浓度较高的n型杂质实现，但是这些n型杂质会增加该区域附近的电场峰值，降低igbt元胞的击穿电压。为提高阴极载流子注入效果，必须提高n型杂质的掺杂浓度，然而n型杂质浓度过高的话会导致igbt元胞击穿电压的急剧下降。

因此亟需一种新的igbt元胞结构使在提高载流子存储层注入的杂质掺杂浓度的同时，又可避免降低igbt元胞的击穿电压。

技术实现要素：

本发明提供一种具有超结结构的载流子注入型igbt，用以解决现有技术中不能在提高igbt电流密度的同时，提高击穿电压的技术问题。

本发明提供一种具有超结结构的载流子注入型igbt，包括：

半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区 与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的n型区与p型区；

元胞区还包括第一载流子存储区和第二载流子存储区，第一载流子存储区将第一基区与超结结构、半导体衬底分隔开，第二载流子存储区将第二基区与超结结构、半导体衬底分隔开。

进一步的，超结结构的n型区与p型区的掺杂浓度相同，且n型区与p型区的个数相同。

进一步的，超结结构的n型区与p型区的掺杂浓度比半导体衬底的掺杂浓度高1到2个量级。

进一步的，超结结构的n型区与p型区的掺杂浓度与第一载流子存储区、第二载流子存储区的掺杂浓度相同。

进一步的，当igbt处于反偏状态时，超结结构的n型区与p型区相互耗尽，当igbt的反偏电压达到额定工作电压时，超结结构的n型区与p型区均完全耗尽，其中，n型区与p型区耗尽电荷总量相等。

进一步的，元胞区还包括位于半导体衬底表面的氧化层，所述氧化层覆盖在第一源区与第二源区之间，并覆盖部分第一源区与部分第二源区。

进一步的，元胞区还包括覆盖在氧化层上的多晶硅层。

进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖在多晶硅层上，并覆盖部分第一源区与部分第二源区，第一金属层覆盖多晶硅层、部分第一源区、部分第二源区、部分第一基区与部分第二基区。

进一步的，上述igbt还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。

进一步的，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。

本发明提供的具有超结结构的载流子注入型igbt，为在引入载流子存储区的同时不降低igbt的击穿电压，在jfet区域(第一源区与第二源区之间的区域)采用超结结构，引入的n型区与p型区在igbt承受反向电压时能相互耗尽，以降低jfet区的电场峰值，提高igbt的耐压能力。同时，由于引入了超结结构，载流子存储区的掺杂浓度能进一步提高，因此能提高igbt电流密度，从而 获得更好地提高击穿电压与降低导通压降之间的折中关系。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1为现有技术中的igbt结构示意图；

图2为本发明实施例一提供的具有超结结构的载流子增强注入型igbt的结构示意图；

图3为本发明实施例二提供的具有超结结构的载流子增强注入型igbt的结构示意图。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将结合附图对本发明作进一步说明。

实施例一

图2为本发明实施例一提供的具有超结结构的载流子增强注入型igbt的结构示意图；如图2所示，本实施例提供一种具有超结结构的载流子注入型igbt，包括：半导体衬底1和元胞区2；元胞区2包括位于半导体衬底1表面内的第一基区21、第二基区22、位于第一基区21中的第一源区23、位于第二基区22中的第二源区24和位于第一基区21与第二基区22之间且与第一基区21、第二基区22平行设置的超结结构25，其中，超结结构25包括交替设置的n型区251与p型区252。元胞区2还包括第一载流子存储区26和第二载流子存储区27，第一载流子存储区26将第一基区21与超结结构25、半导体衬底1分隔开，第二载流子存储区27将第二基区22与超结结构25、半导体衬底1分隔开。

具体的，本说明书中的“半导体衬底1表面内”是指由半导体衬底1正面的表面向下延伸的一定深度的区域，该区域属于半导体衬底1的一部分。

其中，半导体衬底1可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本实施例中的半导体衬底1优选采用硅衬底，可采用n型或p型硅衬底。

元胞区2有多个，元胞区2包括位于第一基区21、第二基区22、第一源区 23、第二源区24超结结构25、第一载流子存储区26和第二载流子存储区27，其中，第一基区21、第二基区22和超结结构25均为条状结构，第一基区21、第二基区22和超结结构25平行设置。超结结构25由交替设置的n型区251与p型区252组成，第一载流子存储区26位于第一基区21的外围，将第一基区21与超结结构25、半导体衬底1分隔开，第二载流子存储区27位于第二基区22的外围，将第二基区22与超结结构25、半导体衬底1分隔开。

本实施例提供的具有超结结构25的载流子注入型igbt，在jfet区域(第一源区23与第二源区24之间的区域)采用超结结构25，引入的n型区251与p型区252在igbt承受反向电压时能相互耗尽，以此降低jfet区的电场峰值，提高igbt的耐压能力。同时，由于引入了超结结构25，第一载流子存储区26和第二载流子存储区27的掺杂浓度能进一步提高，因此能提高igbt电流密度，从而获得更好地提高击穿电压与降低导通压降之间的折中关系。

实施例二

本实施例是在上述实施例的基础上进行的补充说明。

图3为本发明实施例二提供的具有超结结构的载流子增强注入型igbt的结构示意图；如图3所示，在实施例一的基础上，本发明提供的igbt的元胞区2还包括：位于半导体衬底1表面的氧化层28，所述氧化层28覆盖在第一源区23与第二源区24之间，并覆盖部分第一源区23与部分第二源区24。

具体的，氧化层28覆盖第一源区23与第二源区24之间的区域，并且覆盖范围延伸至部分第一源区23与部分第二源区24。

进一步的，元胞区2还包括覆盖在氧化层28上的多晶硅层29，以形成多晶硅电极。

进一步的，元胞区2还包括钝化层210和第一金属层211，其中，钝化层210覆盖在多晶硅层29上，并覆盖部分第一源区23与部分第二源区24，第一金属层211覆盖多晶硅层29、部分第一源区23、部分第二源区24、部分第一基区21与部分第二基区22。钝化层210用于将第一金属层211与多晶硅层29分隔开。第一金属层211优选为铝层。

进一步的，本实施例提供的igbt还包括位于半导体衬底1背面的发射区3和覆盖发射区3的第二金属层4。

进一步的，第一源区23、第二源区24和半导体衬底1为第一导电类型的掺 杂区，第一基区21、第二基区22和发射区3为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。

具体的，第一导电类型与第二导电类型均可为n型或者p型，只需满足第一导电类型与第二导电类型不相同即可。

优选的，第一源区23和第二源区24为第一导电类型的重掺杂区，发射区3为第二导电类型的重掺杂区。

进一步的，超结结构25的n型区251与p型区252的掺杂浓度相同，且n型区251与p型区252的个数相同。

进一步的，超结结构25的n型区251与p型区252的掺杂浓度比半导体衬底1的掺杂浓度高1到2个量级。

进一步的，超结结构25的n型区251与p型区252的掺杂浓度与第一载流子存储区26、第二载流子存储区27的掺杂浓度相同。

进一步的，当igbt处于反偏状态时，超结结构的n型区与p型区相互耗尽，当igbt的反偏电压达到额定工作电压时，超结结构的n型区与p型区均完全耗尽，其中，n型区与p型区耗尽电荷总量相等。

具体的，假设超结结构25的n型区251与p型区252掺杂浓度分别为nd和na，其结深相同，在与超结结构25平行的方向，n型区251与p型区252的宽度分别为wn和wp。为满足电荷平衡、相互补偿的关系，要求n型区251与p型区252的尺寸必须满足关系wn*nd＝wp*na。

由于引入了超结结构25，超结结构25的n型区251掺杂浓度相对于普通的载流子存储层而言掺杂浓度能进一步提高，能取得更好的增强阴极电子注入的效果，从而获得更好地提高击穿电压与降低导通压降之间的折中关系。

虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。