半导体装置及半导体装置的制造方法与流程

本发明涉及半导体装置及半导体装置的制造方法。

背景技术：

近年来，在显示装置或个人计算机等驱动电路中，作为微细的开关元件使用晶体管、二极管等半导体装置。特别是，在显示装置中，半导体装置不仅用作供给与各像素的灰度相应的电压或电流的选择晶体管，还用作用于选择供给电压或电流的像素的驱动电路。根据用途不同，对半导体装置要求的特性也不同。例如，作为选择晶体管使用的半导体装置，要求截止电流低且半导体装置间的特性偏差小。此外，作为驱动电路使用的半导体装置，要求高的导通电流。

在上述那样的显示装置中，以往开发了将非晶硅或低温多晶硅、单晶硅用于沟道的半导体装置。将非晶硅或低温多晶硅用于沟道的半导体装置能够通过600℃以下的低温工艺来形成，所以能够使用玻璃基板来形成半导体装置。特别是，将非晶硅用于沟道的半导体装置能够通过更简单的构造且400℃以下的低温工艺来形成，所以能够使用例如被称作第8代(2160×2460mm)的大型玻璃基板来形成。但是，将非晶硅用于沟道的半导体装置的移动度低而无法应用于驱动电路。

此外，将低温多晶硅或单晶硅用于沟道的半导体装置，与将非晶硅用于沟道的半导体装置相比移动度较高，所以不仅是选择晶体管，还能够应用于驱动电路的半导体装置。但是，将低温多晶硅或单晶硅用于沟道的半导体装置在构造及工艺上较为复杂。此外，必须通过500℃以上的高温工艺来形成半导体装置，所以无法使用上述那样的大型玻璃基板来形成半导体装置。此外，将非晶硅或低温多晶硅、单晶硅用于沟道的半导体装置的截止电流都很高，将这些半导体装置用于选择晶体管的情况下，难以长时间保持所施加的电压。

于是，最近开发了取代非晶硅或低温多晶硅或单晶硅而将氧化物半导体用于沟道的半导体装置(例如特开2010-062229号公报)。将氧化物半导体用于沟道的半导体装置与将非晶硅用于沟道的半导体装置同样，能够通过简单的构造且低温工艺来形成半导体装置，并且与将非晶硅用于沟道的半导体装置相比具有高的移动度。此外，已知将氧化物半导体用于沟道的半导体装置的截止电流非常低。

但是，氧化物半导体容易受到水分或杂质的影响。特别是，水分或杂质进入到沟道所使用的氧化物半导体层时，会产生半导体装置的特性变动的问题。为了解决上述的问题，考虑在氧化物半导体层的下方及上方形成具有能够阻拦水分和杂质的屏障层。但是，对于从侧方进入的水分或杂质的阻拦性并不充分，存在半导体装置的可靠性下降的问题。

技术实现要素：

本发明鉴于上述情况，其目的在于提供一种可靠性高的半导体装置。

本发明的一个实施方式的半导体装置具有：氧化物半导体层；与氧化物半导体层对置的栅电极、氧化物半导体层与栅电极之间的栅极绝缘层、氧化物半导体层的下层的第1屏障层、以及在氧化物半导体层的上层包围氧化物半导体层的上方及侧方且在氧化物半导体层的周围与第1屏障层相接的第2屏障层。

本发明的一个实施方式的半导体装置的制造方法，形成第1屏障层，在第1屏障层的上方形成第1氧化层，在第1氧化层的上方形成氧化物半导体层，对于从氧化物半导体层露出的第1氧化层进行使用了含氟的气体的氟蚀刻而露出第1屏障层，在氧化物半导体层的上方形成使氧化物半导体层的一部分露出的第2氧化层，在包围氧化物半导体层的区域形成与露出的第1屏障层相接的第2屏障层。

本发明的一个实施方式的半导体装置的制造方法，形成第1屏障层，在第1屏障层的上方形成第1氧化层，在第1氧化层的上方形成氧化物半导体层，在氧化物半导体层的上方形成第2氧化层，对于从覆盖氧化物半导体层的一部分区域的掩膜露出的第2氧化层和从氧化物半导体层露出的第1氧化层进行使用了含氟的气体的氟蚀刻而使第1屏障层露出，在包围氧化物半导体层的区域形成与露出的第1屏障层相接的第2屏障层。

附图说明

图1是表示本发明的一个实施方式的半导体装置的概要的平面图。

图2A是表示本发明的一个实施方式的半导体装置的概要的A-A’截面图。

图2B是表示本发明的一个实施方式的半导体装置的概要的A”-A”’截面图。

图3是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极的工序的平面图。

图4是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极的工序的A-A’截面图。

图5是表示本发明的一个实施方式的半导体装置的制造方法中形成栅极绝缘层的工序的A-A’截面图。

图6是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的平面图。

图7是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的A-A’截面图。

图8是表示本发明的一个实施方式的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的A-A’截面图。

图9是表示本发明的一个实施方式的半导体装置的制造方法中形成第2氧化层的工序的平面图。

图10是表示本发明的一个实施方式的半导体装置的制造方法中形成第2氧化层的工序的A-A’截面图。

图11是表示本发明的一个实施方式的半导体装置的制造方法中形成源电极及漏电极的工序的平面图。

图12是表示本发明的一个实施方式的半导体装置的制造方法中形成源电极及漏电极的工序的A-A’截面图。

图13是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的平面图。

图14是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的A-A’截面图。

图15是表示本发明的一个实施方式的变形例的半导体装置的制造方法中形成第2氧化层的工序的A-A’截面图。

图16是表示本发明的一个实施方式的变形例的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的A-A’截面图。

图17是表示本发明的一个实施方式的半导体装置的概要的平面图。

图18A是表示本发明的一个实施方式的半导体装置的概要的B-B’截面图。

图18B是表示本发明的一个实施方式的半导体装置的概要的B”-B”’截面图。

图19是表示本发明的一个实施方式的半导体装置的制造方法中形成下底层的工序的B-B’截面图。

图20是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的平面图。

图21是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的B-B’截面图。

图22是表示本发明的一个实施方式的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的B-B’截面图。

图23是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极及栅极绝缘层的工序的平面图。

图24是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极及栅极绝缘层的工序的B-B’截面图。

图25是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的平面图。

图26是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的B-B’截面图。

图27是表示本发明的一个实施方式的变形例的半导体装置的制造方法中形成栅电极及栅极绝缘层的工序的B-B’截面图。

图28是表示本发明的一个实施方式的变形例的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的B-B’截面图。

符号的说明：

10半导体装置；100基板；110下底层；120栅电极；130第1屏障层；140第1氧化层；150氧化物半导体层；152抗蚀掩膜；154端部；160第2氧化层；162抗蚀掩膜；170漏电极；180第2屏障层；182屏障层接触区域；190开口部；200上部布线

具体实施方式

以下，参照附图说明本发明的各实施方式。另外，以下说明的内容只是一例，本领域技术人员在确保发明主旨的范围内容易想到的适当变更，当然也包含在本发明的范围内。此外，为了便于说明，附图与实际产品相比，各部的宽度、厚度、形状等有时是示意性地示出，但这只是一例，不限定本发明的解释。此外，对于本说明书和各图中的、与已经出现的附图相同的要素，附加相同的符号并适当省略详细的说明。

〈实施方式1〉

使用图1、图2A及图2B说明本发明的一个实施方式的半导体装置的概要。实施方式1的半导体装置10例如是用于液晶显示装置(Liquid Crystal Display Device：LCD)、显示部采用有机EL元件或量子点等自发光元件(Organic Light-Emitting Diode：OLED)的自发光显示装置、或者电子纸等反射型显示装置的各像素及驱动电路的半导体装置。

但是，本发明的半导体装置不限定用于显示装置，例如也可以应用于微处理器(Micro-Processing Unit：MPU)等集成电路(Integrated Circuit：IC)。此外，实施方式1的半导体装置10例示了作为沟道使用氧化物半导体的构造。在此，在实施方式1中作为半导体装置例示了晶体管，但是本发明的半导体装置不限于晶体管。

[半导体装置10的构造]

图1是表示本发明的一个实施方式的半导体装置的概要的平面图。此外，图2A是表示本发明的一个实施方式的半导体装置的概要的A-A’截面图。此外，图2B是表示本发明的一个实施方式的半导体装置的概要的A”-A”’截面图。如图1、图2A及图2B所示，半导体装置10具有基板100、下底层110、栅电极120、栅极绝缘层(第1屏障层130及第1氧化层140)、氧化物半导体层150、第2氧化层160、源电极及漏电极170、第2屏障层180、以及上部布线200。半导体装置10是底栅型晶体管。

下底层110配置在基板100的上方。栅电极120配置在下底层110的上方。第1屏障层130配置在栅电极120的上方及下底层110的上方。第1氧化层140配置在第1屏障层130的上方。氧化物半导体层150配置在第1氧化层140的上方。氧化物半导体层150与第1氧化层140相接。此外，第1氧化层140仅配置在氧化物半导体层150的下方，氧化物半导体层150以外的区域的第1氧化层140被除去。即，第1氧化层140在俯视时具有与氧化物半导体层150大体相同的图案。此外，从第1氧化层140露出的区域中的第1屏障层130的膜厚，比第1氧化层140的下方的区域中的第1屏障层130的膜厚更薄。即，在上述区域中第1氧化层140被完全除去，第1屏障层130被过蚀刻(over etching)。

上述的构造也可以如下那样解释，栅电极120相对于氧化物半导体层150配置在氧化物半导体层150的下方，栅极绝缘层(第1屏障层130及第1氧化层140)配置在氧化物半导体层150和栅电极120之间。此外，也可以说第1屏障层130配置在氧化物半导体层150的下层。下层指的是层叠了多个层的构造体之中的上下关系，不限于在截面观察时上下方向重叠的构造。此外，也可以说第1氧化层140配置在氧化物半导体层150和第1屏障层130之间。

如图2A所示，第2氧化层160在氧化物半导体层150的上方配置在包括氧化物半导体层150作为沟道起作用的区域在内的区域。此外，如图2B所示，第2氧化层160在源电极及漏电极170未配置于氧化物半导体层150的上方的区域覆盖氧化物半导体层150的上方及侧方。在图2A及图2B中，第2氧化层160均与氧化物半导体层150相接。源电极及漏电极170配置在氧化物半导体层150的上方、第2氧化层160的上方、以及从第1氧化层140露出的第1屏障层130的上方。源电极及漏电极170与氧化物半导体层150连接。源电极及漏电极170具有彼此隔开间隔配置的一对电极，根据施加的电压而一方成为源电极、另一方成为漏电极。在此，上述的一对电极分别与氧化物半导体层150接触的区域之间的区域对应于半导体装置10的沟道长度。即，第2氧化层160的宽度对应于半导体装置10的沟道长度。

第2屏障层180配置在源电极及漏电极170的上方、第2氧化层160的上方、以及第1屏障层130的上方。换句话说，第2屏障层180配置在氧化物半导体层150的上层，包围氧化物半导体层150的上方及侧方。此外，第2屏障层180在比源电极及漏电极170及第2氧化层160更靠外侧的屏障层接触区域182与第1屏障层130相接。屏障层接触区域182位于氧化物半导体层150的周围。换句话说，氧化物半导体层150被第1屏障层130及第2屏障层180包围。

此外，在第2屏障层180设置有使源电极及漏电极170的一部分露出的开口部190。上述的构造也可以解释为，第2氧化层160配置在氧化物半导体层150和第2屏障层180之间。此外，也可以说源电极及漏电极170配置在第2氧化层160和第2屏障层180之间。

上部布线200配置在第2屏障层180的上方，经由开口部190与源电极及漏电极170连接。

作为基板100，可以使用玻璃基板。此外，除了玻璃基板之外，还可以使用石英基板、蓝宝石基板、树脂基板等具有透光性的绝缘基板。此外，不是显示装置的集成电路的情况下，也可以使用硅基板、碳化硅基板、化合物半导体基板等半导体基板、不锈钢基板等导电性基板等不具有透光性的基板。

作为下底层110，可以使用能够提高基板100和栅电极120的密接性的材料。例如，作为下底层110可以使用氧化硅(SiO_x)、氧化氮化硅(SiO_xN_y)、氮化氧化硅(SiN_xO_y)、氮化硅(SiN_x)、氧化铝(AlO_x)、氧化氮化铝(AlO_xN_y)、氮化氧化铝(AlN_xO_y)、氮化铝(AlN_x)等(x、y是任意的正数)。此外，也可以使用将这些膜层叠的构造。在此，在能够确保基板100和栅电极120的充分的密接性的情况下，也可以省略下底层110。此外，作为下底层110，也可以使用能够防止来自基板100的杂质扩散到氧化物半导体层150的材料。作为下底层110，除了上述的无机绝缘材料之外，也可以使用TEOS层或有机绝缘材料。

在此，SiO_xN_y及AlO_xN_y指的是含有比氧(O)更少量的氮(N)的硅化合物及铝化合物。此外，SiN_xO_y及AlN_xO_y指的是含有比氮更少量的氧的硅化合物及铝化合物。

上述例示的下底层110可以通过物理蒸镀法(Physical Vapor Deposition：PVD法)来形成，也可以通过化学蒸镀法(Chemical Vapor Deposition：CVD法)来形成。作为PVD法，可以使用溅射法、真空蒸镀法、电子束蒸镀法、电镀法、以及分子束外延法等。此外，作为CVD法，可以使用热CVD法、离子CVD法、催化剂CVD法(Cat(Catalytic)-CVD法或热线CVD法)等。此外，TEOS层指的是以TEOS(Tetra Ethyl Ortho Silicate)为原料的CVD层。

此外，作为有机绝缘材料，可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等。下底层110可以使用单层的上述材料，也可以层叠。例如可以层叠无机绝缘材料及有机绝缘材料。

栅电极120可以使用一般的金属材料或导电性半导体材料。例如可以使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。此外，也可以使用这些材料的合金。此外，也可以使用这些材料的氮化物。此外，也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、GZO(添加了镓的氧化锌)等导电性氧化物半导体。此外，也可以使用将这些膜层叠的构造。

作为栅电极120使用的材料，相对于将氧化物半导体用作沟道的半导体装置的制造工序中的热处理工序具有耐热性，优选使用具有向材料栅电极120施加0V时晶体管截止的增强型的做功函数的材料。

第1屏障层130可以使用SiN_x、SiN_xO_y、SiO_xN_y、AlN_x、AlN_xO_y、AlO_xN_y等无机绝缘材料。即，作为第1屏障层130可以使用含氮的材料。此外，第1屏障层130可以通过与下底层110同样的方法形成。此外，第1屏障层130可以使用层叠了上述的绝缘层的构造。第1屏障层130可以是与下底层110相同的材料，也可以是不同的材料。另外，作为第1屏障层130，优选为具有阻挡H₂O等气体成分或Na等可动离子的能力。

第1氧化层140可以使用SiO_x、SiO_xN_y、AlO_x、AlO_xN_y、TEOS层等无机绝缘材料。此外，第1氧化层140可以通过与下底层110同样的方法形成。此外，第1氧化层140可以使用层叠了上述的绝缘层的构造。第1氧化层140可以使用比第1屏障层130含有更多氧的材料。此外，第1氧化层140可以使用比第1屏障层130含有更少氢的材料。此外，第1氧化层140可以是与下底层110相同的材料，也可以是不同的材料。另外，作为第1氧化层140，具有与沟道相接的栅极绝缘层的作用，所以优选为膜中包含的缺陷量(例如悬空键等)少。

氧化物半导体层150可以使用具有半导体的特性的氧化金属。例如可以使用含有铟(In)、镓(Ga)、锌(Zn)及氧(O)的氧化物半导体。特别是，可以使用具有In：Ga：Zn：O＝1：1：1：4的组成比的氧化物半导体。但是，本发明所使用的含有In、Ga、Zn及O的氧化物半导体不限于上述的组成，也可以使用与上述不同组成的氧化物半导体。例如，为了提高移动度，可以增大In的比率。此外，为了增大带隙而减小光照射的影响，可以增大Ga的比率。

此外，除了含有In、Ga、Zn及O的氧化物半导体之外，还可以添加其他元素，例如Al、Sn等金属元素。此外，除了上述的氧化物半导体以外，也可以使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO₂)、氧化钛(TiO₂)、氧化钒(VO₂)、氧化铟(In₂O₃)、钛酸锶(SrTiO₃)等。另外，氧化物半导体层150可以是非晶性，也可以是结晶性。此外，氧化物半导体层150也可以是非晶和结晶的混相。

第2氧化层160可以使用SiO_x、SiO_xN_y、AlO_x、AlO_xN_y、TEOS层等无机绝缘材料。此外，第2氧化层160可以通过与下底层110同样的方法形成。此外，第2氧化层160可以使用层叠了上述的绝缘层的构造。第2氧化层160可以使用与其上层的第2屏障层180相比含氧更多的材料。此外，第2氧化层160可以使用与第2屏障层180相比含氢更少的材料。此外，第2氧化层160可以是与第1氧化层140相同的材料，也可以是不同的材料。另外，作为第2氧化层160，具有与沟道相接的沟道阻拦层的作用，所以优选为膜中包含的缺陷量(例如悬空键等)较少。

第2屏障层180可以使用SiN_x、SiN_xO_y、SiO_xN_y、AlN_x、AlN_xO_y、AlO_xN_y等无机绝缘材料。即，作为第2屏障层180可以使用含氮的材料。此外，第2屏障层180可以通过与下底层110同样的方法形成。此外，第2屏障层180可以使用层叠了上述绝缘层的构造。第2屏障层180可以是与第1屏障层130相同的材料，也可以是不同的材料。

源电极及漏电极170与栅电极120同样，可以使用一般的金属材料或导电性半导体材料。例如可以将Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W、Pt、Bi等用作源电极及漏电极170。此外，也可以使用这些材料的合金。此外，也可以使用这些材料的氮化物。此外，也可以使用ITO、IGO、IZO、GZO等导电性氧化物半导体。此外，也可以使用层叠了这些膜的构造。作为源电极及漏电极170使用的材料，对于将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性，优选为使用与氧化物半导体层150的接触电阻较低的材料。在此，为了得到与氧化物半导体层150良好的电接触，可以使用做功函数比氧化物半导体层150小的金属材料。

如以上那样，根据本发明的实施方式1的半导体装置10，氧化物半导体层150的图案被其下层的第1屏障层130和其上层的第2屏障层180包围，所以能够抑制水分及杂质从氧化物半导体层150的上方、下方及侧方进入。结果，能够提供抑制了特性变动的可靠性高的半导体装置。

此外，第1屏障层130及第2屏障层180含有氮，所以对于水分或杂质能够得到高的阻拦性。通过配置在第1屏障层130和氧化物半导体层150之间的第1氧化层140、以及配置在氧化物半导体层150和第2屏障层180之间的第2氧化层160，例如作为第1屏障层130及第2屏障层180使用SiN_x等含氮的材料的情况下，能够防止氧化物半导体层150受到SiN_x中包含的缺陷及氢的影响而特性变动。此外，在从氧化物半导体层150露出的区域，第1氧化层140被完全除去，第1屏障层130被进行过蚀刻，从而能够使第1屏障层130及第2屏障层180可靠地接触。进而，由于第1屏障层130被进行过蚀刻，所以在第1屏障层130形成台阶，第1屏障层130和第2屏障层180的界面成为弯折的形状。结果，能够防止水分或杂质从氧化物半导体层150的侧方进入。

[半导体装置10的制造方法]

使用图3～图14，一边参照平面图及平面图中的A-A’截面图一边说明本发明的实施方式1的半导体装置10的制造方法。图3及图4是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极的工序的平面图及其A-A’截面图。如图4所示，在基板100的上方形成下底层110及栅电极120，通过光刻及蚀刻形成图3所示的栅电极120的图案。在此，栅电极120的蚀刻优选为栅电极120的蚀刻速率与下底层110的蚀刻速率的选择比较大的条件下进行处理。

图5是表示本发明的一个实施方式的半导体装置的制造方法中形成栅极绝缘层的工序的A-A’截面图。该工序的平面图与图3同样，因此省略。同样，以后在平面图中没有变化的情况下，也省略平面图而仅示出截面图。如图5所示，在下底层110的上方及栅电极120的上方，形成之后成为栅极绝缘层的第1屏障层130及第1氧化层140。如图5所示，在栅电极120的上方形成第1屏障层130，在第1屏障层130的上方形成第1氧化层140。

图6及图7是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的平面图及平面图中的A-A’截面图。如图7所示，在第1氧化层140的上方形成氧化物半导体层150，使用通过光刻而形成的抗蚀掩膜152对氧化物半导体层150进行蚀刻。通过该工序，形成图6所示的氧化物半导体层150的图案。

氧化物半导体层150可以使用溅射法来成膜。氧化物半导体层150的蚀刻可以通过干刻，也可以通过湿刻来进行。通过湿刻来对氧化物半导体层150进行蚀刻的情况下，可以使用含有硝酸的蚀刻剂、含有磷酸的蚀刻剂、或者含有氢氟酸的蚀刻剂。在此，在氧化物半导体层150的蚀刻速率与第1氧化层140的蚀刻速率的选择比较大的条件下，对氧化物半导体层150进行蚀刻。即，第1氧化层140作为氧化物半导体层150的蚀刻的蚀刻阻挡层起作用。

图8是表示本发明的一个实施方式的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的A-A’截面图。如上述那样，将形成了图案的氧化物半导体层150作为掩膜对第1氧化层140进行蚀刻而使第1屏障层130露出。在此，作为第1氧化层140的蚀刻，使用含氟的气体进行干刻。在此，作为上述的干刻所使用的气体，可以将四氟化碳(CF₄)、三氟甲烷(CHF₃)、六氟乙烷(C₂F₆)、六氟化硫(SF₆)等气体作为单体或复合使用。例如，可以使用混合了CF₄及CHF₃的气体进行干刻。此外，作为干刻，可以使用RIE或上述的气体进行离子处理。

在此，在上述的干刻中，氧化物半导体层150几乎不被蚀刻，所以氧化物半导体层150和第1氧化层140在俯视时以大体相同的平面图案形成。此外，通过上述的干刻而氧化物半导体层150被蚀刻下，氧化物半导体层150的蚀刻量也比上述的第1氧化层140及第1屏障层130的蚀刻量少，所以氧化物半导体层150和第1氧化层140在俯视时以大体相同的平面图案形成。

在图8中，为了防止第1氧化层140的蚀刻残留，对通过干刻而露出的第1屏障层130进行半蚀刻(或过蚀刻)。即，与配置在第1氧化层140的下方的第1屏障层130的膜厚相比，以使从第1氧化层140露出的第1屏障层130的膜厚更薄的方式对第1氧化层140进行蚀刻。

在上述中，说明了将抗蚀掩膜152除去并将形成了图案的氧化物半导体层150作为掩膜来对第1氧化层140进行蚀刻的方法，但是不限于该方法。例如，也可以使用抗蚀掩膜152对第1氧化层140进行蚀刻。这种情况下，可以通过同一蚀刻工序对氧化物半导体层150及第1氧化层140进行蚀刻。此外，也可以通过湿刻将氧化物半导体层150蚀刻到比抗蚀掩膜152的端部更靠内侧，并且将抗蚀掩膜152作为掩膜来对第1氧化层140进行蚀刻，从而使得氧化物半导体层150的图案比第1氧化层140的图案更靠内侧。

图9及图10是表示本发明的一个实施方式的半导体装置的制造方法中形成第2氧化层的工序的平面图及平面图中的A-A’截面图。如图10所示，在氧化物半导体层150的上方形成第2氧化层160，如图9所示，通过光刻及蚀刻形成使氧化物半导体层150的一部分露出的第2氧化层160的图案。

在此，第2氧化层160覆盖氧化物半导体层150的成为沟道的区域，使氧化物半导体层150的源极区域及漏极区域露出。如图9所示，第2氧化层160覆盖氧化物半导体层150的端部154。像这样，容易受到蚀刻处理等的影响而物性变动的氧化物半导体层150的图案端部154被第2氧化层160保护，所以能够防止半导体装置10的特性变动。

图11及图12是表示本发明的一个实施方式的半导体装置的制造方法中形成源电极及漏电极的工序的平面图及平面图中的A-A’截面图。如图12所示，在第2氧化层160的上方、氧化物半导体层150的上方、以及第1屏障层130的上方形成源电极及漏电极170，通过光刻及蚀刻形成图11所示的源电极及漏电极170的图案。第2氧化层160作为源电极及漏电极170的蚀刻中的蚀刻阻挡层起作用，保护氧化物半导体层150。此外，如图11所示，从第2氧化层160露出的氧化物半导体层150被源电极及漏电极170覆盖。

图13及图14是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的平面图及平面图中的A-A’截面图。如图13所示，在源电极及漏电极170的上方、第2氧化层160的上方、以及第1屏障层130的上方形成第2屏障层180，通过光刻及蚀刻形成图13及图14所示的开口部190。如图14所示，第1屏障层130和第2屏障层180在屏障层接触区域182相接。屏障层接触区域182用图13的斜线示出。如图13所示，屏障层接触区域182包围氧化物半导体层150。

然后，在图13及图14所示的基板形成上部布线200，通过光刻及蚀刻形成图1、图2A及图2B所示的上部布线200。通过上述的制造工序，能够形成本发明的实施方式1的半导体装置10。

如以上那样，根据本发明的实施方式1的半导体装置10的制造方法，通过使用了含氟的气体的干刻对第1氧化层140进行蚀刻，从而在氧化物半导体层150露出的状态下，也能够抑制氧化物半导体层150的蚀刻，能够防止暴露于蚀刻的氧化物半导体层150受到伤害。因此，能够将氧化物半导体层150作为掩膜来对第1氧化层140进行蚀刻。结果，能够将氧化物半导体层150的图案反映到第1氧化层140，能够得到在截面形状中氧化物半导体层150的图案端部和第1氧化层140的图案端部连续的形状。由此，能够防止形成在其上面的层的断裂等问题。

〈实施方式1的变形例〉

使用图15及图16说明本发明的实施方式1的变形例。实施方式1的变形例的半导体装置的制造方法与实施方式1中说明的半导体装置10的制造方法类似。在以下的说明中，对于与半导体装置10相同的构造及功能的要素附加相同的符号，并且省略详细的说明。在实施方式1的变形例中，到形成氧化物半导体层150的图案的工序为止，与实施方式1的图3～图7的制造方法相同，因此省略说明。

图15是表示本发明的一个实施方式的变形例的半导体装置的制造方法中形成第2氧化层的工序的A-A’截面图。在实施方式1(参照图10)中，使第1屏障层130露出之后形成第2氧化层160，但是在实施方式1的变形例中，在第1屏障层130露出之前、即对第1氧化层140进行蚀刻之前形成第2氧化层160。具体地说，在形成了氧化物半导体层150的图案、且第1屏障层130未露出的状态下，在氧化物半导体层150的上方形成第2氧化层160。然后，使用抗蚀掩膜162对第2氧化层160进行蚀刻，该抗蚀掩膜162以覆盖氧化物半导体层150的成为沟道的区域的方式形成在第2氧化层160的上方。作为第2氧化层160的蚀刻，可以使用含氟的气体进行干刻。

图16是表示本发明的一个实施方式的变形例的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的A-A’截面图。通过与图15中说明的第2氧化层160的蚀刻相同的蚀刻工序对第1氧化层140进行蚀刻，对第1屏障层130进行过蚀刻而使其露出。通过将抗蚀掩膜162除去，能够得到与实施方式1的图10相同状态的基板。以后的制造方法与实施方式1同样，因此省略说明。

如以上那样，根据本发明的实施方式1的变形例的半导体装置的制造方法，能够通过1次蚀刻工序来实施第1屏障层130的露出和第2氧化层160的图案形成的双方。即，能够缩短工序。

〈实施方式2〉

使用图17、图18A及图18B说明本发明的一个实施方式的半导体装置的概要。实施方式2的半导体装置10A例如是用于LCD、显示部采用OLED的自发光显示装置、或者电子纸等反射型显示装置的各像素或驱动电路的半导体装置。

[半导体装置10A的构造]

图17是表示本发明的一个实施方式的半导体装置的概要的平面图。此外，图18A是表示本发明的一个实施方式的半导体装置的概要的B-B’截面图。此外，图18B是表示本发明的一个实施方式的半导体装置的概要的B”-B”’截面图。如图17、图18A及图18B所示，半导体装置10A具备：基板100A、下底层(第1屏障层130A及第1氧化层140A)、氧化物半导体层150A、栅极绝缘层(第2氧化层160A)、栅电极120A、第2屏障层180A、以及源电极及漏电极170A。半导体装置10A是顶栅型晶体管。

第1屏障层130A配置在基板100A的上方。第1氧化层140A配置在第1屏障层130A的上方。氧化物半导体层150A配置在第1氧化层140A的上方。氧化物半导体层150A与第1氧化层140A相接。第1氧化层140A仅配置在氧化物半导体层150A的下方，氧化物半导体层150A以外的区域的第1氧化层140A被除去。即，第1氧化层140A在俯视时具有与氧化物半导体层150A大体相同的图案。此外，从第1氧化层140A露出的区域中的第1屏障层130A的膜厚比第1氧化层140A的下方的区域的第1屏障层130A的膜厚更薄。即，在上述区域中第1氧化层140A被完全除去，第1屏障层130A被进行过蚀刻。

如图18A所示，第2氧化层160A在氧化物半导体层150A的上方与氧化物半导体层150A相接地配置。栅电极120A配置在第2氧化层160A的上方。此外，如图18B所示，第2氧化层160A覆盖氧化物半导体层150A的上方及侧方。栅电极120A沿着第2氧化层160A配置。即，第2氧化层160A作为栅极绝缘层起作用。此外，栅极绝缘层不限于第2氧化层160A单层，也可以包含其他绝缘层。换言之，栅极绝缘层也可以包含第2氧化层160A。在半导体装置10A中，与栅电极120A对置的区域的氧化物半导体层150A作为沟道起作用。

第2屏障层180A配置在栅电极120A的上方、氧化物半导体层150A的上方、以及从第1氧化层140A露出的第1屏障层130A的上方。换言之，第2屏障层180A配置在氧化物半导体层150A的上层，包围氧化物半导体层150A的上方及侧方。第2屏障层180A在比第1氧化层140A更靠外侧的屏障层接触区域182A与第1屏障层130A相接。屏障层接触区域182A位于氧化物半导体层150A的周围。换言之，也可以说氧化物半导体层150A被第1屏障层130A及第2屏障层180A包围。

此外，在氧化物半导体层150A的沟道区域以外的区域、即从第2氧化层160A露出的源极区域及漏极区域，第2屏障层180A与氧化物半导体层150A相接。例如，作为第2屏障层180A使用SiN_x等含氮材料的情况下，氧化物半导体层150A受到SiN_x中包含的缺陷及氢的影响而低电阻化。即，从第2氧化层160A露出的区域的氧化物半导体层150A的电阻率比第2氧化层160A的下方的区域(即沟道区域)的氧化物半导体层150A的电阻率低。

此外，在第2屏障层180A设置有使氧化物半导体层150A的一部分露出的开口部190A。上述的构造也可以解释为，第2氧化层160A配置在氧化物半导体层150A和第2屏障层180A之间。此外，也可以说栅电极120A配置在第2氧化层160A和第2屏障层180A之间。

源电极及漏电极170A配置在开口部190A的内部，经由开口部190A与氧化物半导体层150A连接。源电极及漏电极170A具有彼此隔开间隔而配置的一对电极，根据施加的电压而一方成为源电极、另一方成为漏电极。换言之，源电极及漏电极170A与氧化物半导体的源极区域及漏极区域连接。

在此，基板100A、第1屏障层130A、第1氧化层140A、氧化物半导体层150A、第2氧化层160A、栅电极120A、第2屏障层180A及源电极及漏电极170A可以使用与实施方式1的半导体装置10同样的材料。

如以上那样，根据本发明的实施方式2的半导体装置10A，氧化物半导体层150A的图案被其下层的第1屏障层130A及其上层的第2屏障层180A包围，所以能够防止水分及杂质进入氧化物半导体层150A的上方、下方及侧方。结果，能够提供抑制了特性变动的可靠性高的半导体装置。

此外，含氮的第2屏障层180A与从第2氧化层160A露出的氧化物半导体层150A相接，所以能够使得半导体装置10A的与源极区域及漏极区域相应的区域的氧化物半导体层150A的电阻值低电阻化。结果，能够提高半导体装置10A的导通电流。此外，在从氧化物半导体层150A露出的区域，第1氧化层140A被完全除去，第1屏障层130A被进行过蚀刻，所以能够可靠地使第1屏障层130A及第2屏障层180A接触。进而，由于第1屏障层130A被进行过蚀刻，所以在第1屏障层130A形成有台阶，第1屏障层130A和第2屏障层180A的界面成为弯折的形状。结果，能够防止水分或杂质从氧化物半导体层150A的侧方进入。

[半导体装置10A的制造方法]

使用图19～图26，一边参照平面图及平面图中的B-B’截面图一边说明本发明的实施方式2的半导体装置10A的制造方法。图19是表示本发明的一个实施方式的半导体装置的制造方法中形成下底层的工序的截面图。在该工序中尚未形成图案，所以省略平面图。如图19所示，在基板100A的上方作为下底层形成第1屏障层130A及第1氧化层140A。

图20及图21是表示本发明的一个实施方式的半导体装置的制造方法中形成氧化物半导体层的工序的平面图及平面图中的B-B’截面图。如图21所示，在第1氧化层140A的上方形成氧化物半导体层150A，使用通过光刻及蚀刻形成的抗蚀掩膜152A对氧化物半导体层150A进行蚀刻。通过该工序，形成图20所示的氧化物半导体层150A的图案。

氧化物半导体层150A可以使用溅射法来成膜。氧化物半导体层150A的蚀刻可以通过干刻来进行，也可以通过湿刻来进行。通过湿刻来进行氧化物半导体层150A的情况下，可以使用含有硝酸的蚀刻剂、含有磷酸的蚀刻剂、或者含有氢氟酸的蚀刻剂。在此，在氧化物半导体层150A的蚀刻速率和第1氧化层140A的蚀刻速率的选择比较大的条件下对氧化物半导体层150A进行蚀刻。即，第1氧化层140A作为氧化物半导体层150A的蚀刻的蚀刻阻挡层起作用。

图22是表示本发明的一个实施方式的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的B-B’截面图。如上述那样，将形成了图案的氧化物半导体层150A作为掩膜对第1氧化层140A进行蚀刻而使第1屏障层130A露出。在此，作为第1氧化层140A的蚀刻，使用含氟的气体进行干刻。在此，作为上述的干刻所使用的气体，可以将CF₄、CHF₃、C₂F₆、SF₆等气体作为单体或复合使用。例如，可以使用将CF₄及CHF₃混合的气体进行干刻。此外，作为干刻，可以使用RIE或上述气体进行离子处理。

在此，在上述的干刻中，氧化物半导体层150A几乎不被蚀刻，所以氧化物半导体层150A和第1氧化层140A形成为大体相同的平面图案。此外，通过上述的干刻而氧化物半导体层150A被蚀刻的情况下，氧化物半导体层150A的蚀刻量比上述的第1氧化层140A及第1屏障层130A的蚀刻量少，所以氧化物半导体层150A和第1氧化层140A形成为大体相同的平面图案。

在图22中，为了防止第1氧化层140A发生蚀刻残留，对通过干刻而露出的第1屏障层130A进行半蚀刻(或过蚀刻)。即，与配置在第1氧化层140A的下方的第1屏障层130A的膜厚相比，以从第1氧化层140A露出的第1屏障层130A的膜厚更薄的方式对第1氧化层140A进行蚀刻。

在上述中，说明了将抗蚀掩膜152A除去而将形成了图案的氧化物半导体层150A作为掩膜对第1氧化层140A进行蚀刻的方法，但是不限于该方法。例如，也可以使用抗蚀掩膜152A来对第1氧化层140A进行蚀刻。这种情况下，可以通过同一蚀刻工序对氧化物半导体层150A及第1氧化层140A进行蚀刻。此外，可以通过湿刻将氧化物半导体层150A蚀刻到比抗蚀掩膜152A的端部更靠内侧，将抗蚀掩膜152A作为掩膜对第1氧化层140A进行蚀刻，从而使得氧化物半导体层150A的图案比第1氧化层140A的图案更靠内侧。

图23及图24是表示本发明的一个实施方式的半导体装置的制造方法中形成栅电极及栅极绝缘层的工序的平面图及平面图中的B-B’截面图。如图24所示，在氧化物半导体层150A的上方形成第2氧化层160A及栅电极120A，通过光刻及蚀刻形成使图23所示的氧化物半导体层150A的一部分露出的第2氧化层160A及栅电极120A的图案。

在此，第2氧化层160A及栅电极120A形成在氧化物半导体层150A的成为沟道的区域。氧化物半导体层150A的源极区域及漏极区域从第2氧化层160A及栅电极120A露出。此外，如图23所示，第2氧化层160A以覆盖氧化物半导体层150A的端部154A的方式形成。像这样，容易受到蚀刻处理等的影响而物性变动的氧化物半导体层150A的图案端部154被第2氧化层160A保护，所以能够抑制半导体装置10A的特性变动。

图25及图26是表示本发明的一个实施方式的半导体装置的制造方法中形成第2屏障层的工序的平面图及平面图中的B-B’截面图。如图26所示，在栅电极120A的上方、氧化物半导体层150A的上方、以及第1屏障层130A的上方形成第2屏障层180A，通过光刻及蚀刻形成图25及图26所示的开口部190A。如图26所示，第1屏障层130A和第2屏障层180A在屏障层接触区域182A相接。屏障层接触区域182A用图25的斜线示出。如图25所示，屏障层接触区域182A包围氧化物半导体层150A。

然后，在图25及图26所示的基板形成源电极及漏电极170A，通过光刻及蚀刻形成图17、图18A及图18B所示的源电极及漏电极170A。通过上述的制造工序，能够形成本发明的实施方式2的半导体装置10A。

如以上那样，根据本发明的实施方式1的半导体装置10的制造方法，通过使用了含氟气体的干刻对第1氧化层140A进行蚀刻，在氧化物半导体层150A露出的状态下，也能够抑制氧化物半导体层150A的蚀刻，防止暴露于蚀刻的氧化物半导体层150A被伤害。因此，能够将氧化物半导体层150A作为掩膜对第1氧化层140A进行蚀刻。结果，能够将氧化物半导体层150A的图案反映到第1氧化层140A，能够得到在截面形状中氧化物半导体层150A的图案端部和第1氧化层140A的图案端部连续的形状。由此，能够抑制在其上形成的层的断裂等问题。

〈实施方式2的变形例〉

使用图27及图28说明本发明的实施方式2的变形例。实施方式2的变形例的半导体装置的制造方法与实施方式2中说明的半导体装置10A的制造方法类似。在以下的说明中，对于与半导体装置10A相同的构造及机能的要素附加相同的符号，并省略详细的说明。在实施方式2的变形例中，到形成氧化物半导体层150A的图案的工序为止与实施方式2的图19～图21的制造方法相同，因此省略说明。

图27是表示本发明的一个实施方式的变形例的半导体装置的制造方法中形成栅电极及栅极绝缘层的工序的B-B’截面图。在实施方式2(参照图24)中，使第1屏障层130A露出之后形成第2氧化层160A及栅电极120A，但是在实施方式2的变形例中，在第1屏障层130A露出之前、即对第1氧化层140A进行蚀刻之前形成第2氧化层160A及栅电极120A。具体地说，在形成了氧化物半导体层150A的图案、且第1屏障层130A未露出的状态下，在氧化物半导体层150A的上方形成第2氧化层160A及栅电极120A。然后，使用抗蚀掩膜162A对栅电极120A及第2氧化层160A进行蚀刻，该抗蚀掩膜162A以覆盖氧化物半导体层150A的成为沟道的区域的方式形成在栅电极120A的上方。栅电极120A的蚀刻和第2氧化层160A的蚀刻也可以分别通过不同的蚀刻工序来处理。

图28是表示本发明的一个实施方式的变形例的半导体装置的制造方法中对第1氧化层进行蚀刻而使第1屏障层露出的工序的B-B’截面图。通过与第2氧化层160A的蚀刻相同的蚀刻工序对第1氧化层140A进行蚀刻，对第1屏障层130A进行过蚀刻而使其露出。通过将抗蚀掩膜162A除去，能够得到与实施方式2的图24相同状态的基板。以后的制造方法与实施方式2同样，因此省略说明。

如以上那样，根据本发明的实施方式2的变形例的半导体装置的制造方法，能够通过1次蚀刻工序来实施第1屏障层130A的露出和第2氧化层160A的图案形成的双方。即，能够缩短工序。

另外，本发明不限于上述的实施方式，在不脱离主旨的范围内，能够适当变更。