半导体装置的制作方法

本发明是关于半导体装置。

背景技术：

目前的半导体封装及用于形成半导体封装的方法是不足的，其例如是产生过高的成本、降低的可靠度(例如，遭受到热及/或机械的封装应力等等)、或是过大的封装尺寸。习知及传统的方式的进一步限制及缺点对于具有此项技术的技能者而言，透过此种方法与如同在本申请案的其余部分中参考图式所阐述的本

技术实现要素：
的比较将会变成是明显的。

发明内容

此发明内容的各种特点是提供一种半导体装置。作为非限制性的例子，此发明内容的各种特点是提供通过各种制造半导体装置的方所制造的半导体装置，其包括利用金属柱头(stud)以进一步将一半导体晶粒设置到囊封剂(encapsulant)中。

附图说明

图1是展示根据本发明内容的各种特点的一种制造一电子装置的范例的方法的流程图。

图2a-2k是展示描绘根据本发明内容的各种特点的范例的电子装置以及制造一电子装置的范例的方法的横截面图。

图3a-3b是展示描绘根据本发明内容的各种特点的范例的电子装置以及制造一电子装置的范例的方法的横截面图。

图4a-4f是展示描绘根据本发明内容的各种特点的范例的电子装置以及制造一电子装置的范例的方法的横截面图。

具体实施方式

以下的讨论是藉由提供本发明内容的例子来呈现本发明内容的各种特点。此种例子并非限制性的，并且因此本发明内容的各种特点的范畴不应该是必然受限于所提供的例子的任何特定的特征。在以下的讨论中，所述措辞"例如"、"譬如"以及"范例的"并非限制性的，并且大致与"举例且非限制性的"、"例如且非限制性的"、及类似者为同义的。

如同在此所利用的，"及/或"是表示在表列中藉由"及/或"所加入的项目中的任一个或多个。举例而言，"x及/或y"是表示三个元素的集合{(x)、(y)、(x,y)}中的任一元素。换言之，"x及/或y"是表示"x及y中的一或两者"。作为另一例子的是，"x、y及/或z"是表示七个元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。换言之，"x、y及/或z"是表示"x、y及z中的一或多个"。

在此所用的术语只是为了描述特定例子的目的而已，因而并不欲限制本发明内容。如同在此所用的，除非上下文另有清楚相反的指出，否则单数形是欲亦包含复数形。进一步将会理解到的是，当所述术语"包括"、"包含"、"具有"、与类似者用在此说明书时，其指明所述特点、整数、步骤、操作、组件及/或构件的存在，但是并不排除一或多个其它特点、整数、步骤、操作、组件、构件及/或其的群组的存在或是添加。

将会了解到的是，尽管所述术语第一、第二、等等在此可被使用以描述各种的组件，但是这些组件不应该受限于这些术语。这些术语只是被用来区别一组件与另一组件而已。因此，例如在以下论述的一第一组件、一第一构件或是一第一区段可被称为一第二组件、一第二构件或是一第二区段，而不脱离本发明内容的教示。类似地，各种例如是"上方的"、"下方的"、"侧边"、与类似者的空间的术语可以用一种相对的方式而被用在区别一组件与另一组件。然而，应该了解的是构件可以用不同的方式来加以定向，例如一半导体装置可被转向侧边，因而其"顶"表面是水平朝向的，并且其"侧"表面是垂直朝向的，而不脱离本发明内容的教示。

在图式中，层、区域、及/或构件的厚度或尺寸可能会为了清楚起见而被夸大。于是，此发明内容的范畴不应该受限于此种厚度或尺寸。此外，在图式中，相同的组件符号可以是指整个讨论中的相似的组件。

同样将会理解到的是，当一组件a被称为"连接至"或是"耦接至"一组件b时，所述组件a可以是直接连接至所述组件b、或是间接连接至所述组件b(例如，一介于中间的组件c(及/或其它组件)可以存在于所述组件a与所述组件b之间)。

此发明内容的各种特点可以提供一种电子装置以及一种制造其的方法，其包含：一半导体晶粒，其具有一顶端晶粒侧、包括一焊垫的一底部晶粒侧以及介于所述顶端及底部晶粒侧之间的横向的晶粒侧；一介电层(dl)，其具有耦接至所述底部晶粒侧的一顶端dl侧、一底部dl侧以及介于所述顶端及底部dl侧之间的横向的dl侧；一金属柱，其具有附接至所述焊垫的一顶端柱侧、一底部柱侧以及介于所述顶端及底部柱侧之间的一横向的柱表面，其中所述金属柱是从所述焊垫垂直地穿过所述介电层而延伸至所述底部dl侧；以及一封装材料，其接触及围绕所述横向的晶粒侧以及所述横向的dl侧，所述封装材料具有一顶端囊封剂侧、一底部囊封剂侧以及介于所述顶端及底部囊封剂侧之间的横向的囊封剂侧。

所述电子装置例如可以包含一扇出重分布(rd)结构，其是耦接至所述底部dl侧以及所述底部囊封剂侧，并且连接至所述底部柱侧。所述扇出rd结构例如可以包含多层的横向的信号布线。介于所述半导体晶粒与所述rd结构之间的容积例如可以是没有横向的信号布线。所述底部柱侧例如可以是与所述底部dl侧以及所述底部囊封剂侧共平面的。所述电子装置例如可以包括包含一第一导电层的一重分布(rd)结构，所述第一导电层的一顶表面是直接连接至所述底部柱侧，并且横向地沿着所述底部dl侧而且远离所述金属柱而延伸。在所述介电层的正下方的区域例如可以没有所述封装材料。所述顶端囊封剂侧例如可以包含在所述半导体晶粒的覆盖区之外的一沟槽。所述沟槽例如可以包含低于所述顶端晶粒侧的一底端。在所述沟槽中例如可以有一填充材料，并且所述沟槽可以横向地围绕所述晶粒的覆盖区。

此发明内容的各种特点可以提供一种电子装置以及一种制造其之方法，其包含：一半导体晶粒，其具有一顶端晶粒侧、包括一焊垫的一底部晶粒侧以及介于所述顶端及底部晶粒侧之间的横向的晶粒侧；一介电层(dl)，其具有一耦接至所述底部晶粒侧的顶端dl侧、一底部dl侧以及介于所述顶端及底部dl侧之间的横向的dl侧；一金属柱，其具有一附接至所述焊垫的顶端柱侧、一底部柱侧以及介于所述顶端及底部柱侧之间的一横向的柱表面；以及一封装材料，其接触及围绕所述横向的晶粒侧以及所述横向的dl侧，所述封装材料具有一顶端囊封剂侧、与所述底部dl侧共平面的一底部囊封剂侧以及介于所述顶端及底部囊封剂侧之间的横向的囊封剂侧。

所述半导体装置例如可以包含一扇出重分布(rd)结构，所述扇出rd结构是耦接至所述底部dl侧以及所述底部囊封剂侧，并且连接至所述底部柱侧，其中所述扇出rd结构是包括多层的横向的信号布线。所述底部柱侧例如可以与所述底部dl侧以及所述底部囊封剂侧共平面。所述半导体装置例如可以包括包含一第一导电层的一重分布(rd)结构，所述第一导电层的一顶表面是直接连接至所述底部柱侧，并且横向地沿着所述底部dl侧而且远离所述金属柱而延伸。在所述介电层的正下方的区域例如可以没有所述封装材料。

此发明内容的各种特点可以提供一种电子装置以及一种制造其之方法，其包含：一第一半导体晶粒，其具有一第一顶端晶粒侧、包括一第一焊垫的一第一底部晶粒侧以及介于所述第一顶端及第一底部晶粒侧之间的第一横向的晶粒侧；一第一介电层(dl)，其具有耦接至所述第一底部晶粒侧的一第一顶端dl侧、一第一底部dl侧以及介于所述第一顶端及第一底部dl侧之间的第一横向的dl侧；一第一金属柱，其具有附接至所述第一焊垫的一第一顶端柱侧、一第一底部柱侧以及介于所述第一顶端及第一底部柱侧之间的一第一横向的柱表面，其中所述第一金属柱是从所述第一焊垫垂直地穿过所述第一介电层而延伸至所述第一底部dl侧；一第二半导体晶粒，其具有一第二顶端晶粒侧，包括一第二焊垫的一第二底部晶粒侧以及介于所述第二顶端及第二底部晶粒侧之间的第二横向的晶粒侧；一第二介电层(dl)，其具有耦接至所述第二底部晶粒侧的一第二顶端dl侧、一第二底部dl侧以及介于所述第二顶端及第二底部dl侧之间的第二横向的dl侧；一第二金属柱，其具有附接至所述第二焊垫的一第二顶端柱侧、一第二底部柱侧以及介于所述第二顶端及第二底部柱侧之间的一第二横向的柱表面，其中所述第二金属柱是从所述第二焊垫垂直地穿过所述第二介电层而延伸至所述第二底部dl侧；以及一封装材料，其接触及围绕所述第一及第二横向的晶粒侧以及所述第一及第二横向的dl侧，所述封装材料具有一顶端囊封剂侧、一底部囊封剂侧以及介于所述顶端及底部囊封剂侧之间的横向的囊封剂侧。

例如，所述第一dl可以具有一第一dl厚度，并且所述第二dl可以具有一大于所述第一dl厚度的第二dl厚度。所述第一半导体晶粒例如可以具有一第一晶粒厚度，并且所述第二半导体晶粒可以具有一小于所述第一晶粒厚度的第二晶粒厚度。所述第一顶端晶粒侧可以是高于所述底部囊封剂侧一第一距离，并且所述第二顶端晶粒侧可以是高于所述底部囊封剂侧一第二距离，其中所述第二距离是在等于所述第一距离的+/-10％的一范围内。

本发明内容的以上及其它的特点将会在以下各种范例的实施方式的说明中加以描述、或是从说明来看是明显的。本发明内容的各种特点现在将会参考所附的图式来加以呈现。

图1是展示根据本发明内容的各种特点的一种制造一电子装置的范例的方法100的流程图。所述范例的方法100例如可以与任何在此论述的其它方法共享任一个或是所有的特征。图2a-2k是展示描绘根据本发明内容的各种特点的范例的电子装置以及范例的制造一电子装置的方法的横截面图。在图2a-2k中所展示的结构可以与在图3a-3b、图4a-4f、等等中所示的类似结构共享任一个或是所有的特征。图2a-2k例如可以描绘在图1的范例的方法100的各种阶段(或区块)的一范例的电子装置。图1及2a-2k现在将会一起加以论述。应注意到的是，所述范例的方法100的范例的区块(或是其部分)的顺序可以变化，而不脱离此发明内容的范畴。同样应注意到的是，所述区块(或是其部分)的任一个都可被省略，且/或额外的区块(或是其部分)都可被加入，而不脱离此发明内容的范畴。

所述范例的方法100可以在区块105开始执行。所述范例的方法100可以响应于各种原因或状况的任一种来开始执行，其之非限制性的例子是在此加以提供。例如，所述范例的方法100可以响应于从所述范例的方法100的另一区块或是另一种方法(例如，相关于图2a-2k、图3a-3b、图4a-4f的范例的方法、或是其之任何部分、等等)接收一制程流程来开始执行。同样例如的是，所述范例的方法100可以响应于所述方法100所利用的材料的到达、响应于所述方法100所利用的制程或设备或是其它资源的可利用性、等等来开始执行。此外，所述范例的方法100例如可以响应于一使用者及/或自动化的开始命令(例如，来自一制程控制器、安全系统…等等)来开始执行。一般而言，所述范例的方法100可以响应于各种原因或状况的任一种来开始执行。于是，此发明内容的范畴并不限于任何特定的起始原因或状况的特征。

所述范例的方法100可以在区块110包括提供一半导体晶圆。区块110可包括用各种方式的任一种来提供所述半导体晶圆，其之非限制性的例子是在此加以提供。尽管在此的讨论是提供许多在晶圆或面板层级执行的制程的例子，其例如接着是单粒化，但应了解的是此种制程的任一个或是全部都可以在单一装置上加以执行。

所述半导体晶圆可包括各种特征的任一种。例如，所述半导体晶圆可以是由一半导体晶圆制程所产生的一原生晶圆、或者包括所述原生晶圆。所述半导体晶圆例如可以包括一具有相同的半导体晶粒的晶圆、一具有不同类型的半导体晶粒的晶圆、等等。

图2a是提供区块110的各种特点的一范例的图标。范例实施方式200a(或是组件、子组件、封装…等等)是包括一半导体晶圆201。所述范例的晶圆201是包括半导体装置被制造于其中的一层半导体材料205(例如，硅、砷化镓…等等)。在如同图2a所示的范例实施方式200a中，所述晶圆201的顶端侧是半导体装置被制造于其中/其上的主动侧，并且所述晶圆201的下方侧是一般包括硅块材的非主动侧。

所述范例的晶圆201例如可以包括多个彼此连接的半导体晶粒，其中此种晶粒的每一个是包括一或多个焊垫210以用于所述半导体晶粒至另一构件的电连接。所述范例的晶圆201亦包括一晶粒钝化层215，所述晶粒钝化层215包含多个穿过晶粒钝化层215的孔217(或是开口)，所述孔217的每一个是露出所述焊垫210中的一个别的焊垫210。

所述钝化层215(其亦可被称为一介电层)例如可以是一原生钝化层、或者可以是在一晶圆制程中刻意形成的。所述钝化层215层可包括一或多层的一种无机介电材料(例如，si3n4、sio2、sion、sin、氧化物、氮化物、其之组合、其等同物…等等)。同样例如的是，所述钝化层215可以是由一种有机介电材料(例如，一聚合物、聚酰亚胺(pi)、苯环丁烯(bcb)、聚苯并恶唑(pbo)、双马来酰亚胺三嗪(bt)、一模制材料、一苯酚树脂、一环氧树脂、聚硅氧烷、丙烯酸酯聚合物、其之组合、其等同物…等等)所形成的，但是本发明内容的范畴并不限于此。

在一种其中所述钝化层215是藉由一制程而被形成的(例如是相对于原生的(或是除了原生额外的))范例实施方式中，所述钝化层215可以利用各种制程(例如，旋转涂覆、喷雾涂覆、印刷、烧结、热氧化、物理气相沉积(pvd)、化学气相沉积(cvd)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)、低压化学气相沉积(lpcvd)、电浆辅助化学气相沉积(pecvd)、电浆气相沉积(pvd)、片迭层、蒸镀…等等)中的任一或是多种来加以形成，但是本发明内容的范畴并不限于此。

注意到的是，所述范例的晶圆201仅仅是一例子而已，并且因此是非限制性的。所述晶圆201可包括各种特征及特点(例如，直通硅晶穿孔、主动或被动电路…等等)的任一种。所述晶圆201例如可以包括一中介体晶圆(例如，除了布线线路外没有电性构件、没有半导体电路、等等)。

区块110可包括用各种方式的任一种来提供所述半导体晶圆。例如，区块110可包括从一晶圆制造设施或仓库、从同一个设施的一上游制程…等等接收一已经形成的半导体晶圆。同样例如的是，区块110可包括形成所述半导体晶圆的任一个或是所有的特点。

一般而言，区块110包括提供一半导体晶圆。于是，此发明内容的范畴不应该受限于任何特定类型的半导体晶圆、或是任何特定的提供一半导体晶圆的方式的特征。

所述范例的方法100可以在区块120包括在所述焊垫上形成金属柱头。区块120可包括用各种方式的任一种来形成所述金属柱头(或是柱、或柱体、或圆柱、或是其它互连结构…等等)，其之非限制性的例子是在此加以提供。

区块120例如可以包括在此关于区块110论述的晶粒焊垫的任一个或是全部上形成一金属柱头。在一范例的实施方式中，所述晶粒焊垫可包括各种导电材料(例如，铜、铝、银、金、镍、其之合金…等等)的任一种。如同在此论述的，所述晶粒焊垫的每一个例如可以透过在所述晶圆的一钝化层中的一孔而被露出。所述钝化层例如可以覆盖一晶粒焊垫的侧表面及/或一晶粒焊垫的顶表面的一外部周边。

区块120(或是区块110)例如可以包括在所述钝化层之上、及/或在所述晶粒焊垫的透过在所述钝化层中的一个别的孔而被露出的部分之上形成一ubm晶种层。所述ubm晶种层例如可以包括各种导电材料(例如，铜、金、银、金属…等等)的任一种。所述ubm晶种层可以用各种方式(例如，溅镀、无电的电镀、化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、电浆气相沉积…等等)的任一种来加以形成。

区块120例如可以包括在所述ubm晶种层之上形成一屏蔽(或是样版)以界定其中一ubm及/或所述金属柱头(或是柱、或柱体、或圆柱、其它互连结构)将被形成的一区域(或是容积)。例如，所述屏蔽可包括一光阻(pr)材料或是其它材料，其可被图案化以覆盖除了一ubm及/或金属柱头将被形成在其上的区域之外的区域。区块120接着例如可以包括在透过所述屏蔽而被露出的ubm晶种层上形成一ubm层。如同在此论述的，所述ubm可包括各种材料(例如，钛、铬、铝、钛/钨、钛/镍、铜、其之合金、等等)的任一种。区块120可包括用各种方式(例如，溅镀、无电的电镀、化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、电浆气相沉积、等等)的任一种，以在所述ubm晶种层上形成所述ubm。

区块120接着例如可以包括在所述ubm上形成所述金属柱头。所述金属柱头可包括各种特征的任一种。例如，所述金属柱头可以是圆柱状、椭圆柱状、矩形柱状、方形柱状、等等。所述金属柱头例如可以包括一平坦的上方端。所述金属柱头例如可以包括在此关于各种导电层所论述的材料的任一种。在一范例的实施方式中，所述导电柱可包括铜(例如，纯铜、带有一些杂质的铜、等等)、一铜合金…等等。

在形成所述金属柱头之后，区块120可包括剥除或移除所述屏蔽(例如，化学剥除、灰化、等等)。此外，区块120可包括移除所述ubm晶种层的至少一部分(例如，至少未被所述金属柱头覆盖的部分(例如是藉由化学蚀刻、等等))。注意到的是，在所述晶种层的蚀刻期间，至少所述ubm晶种层的一横向的边缘部分例如可以被蚀刻。此种蚀刻例如可以在所述金属柱头及/或ubm之下产生一底切(undercut)。

所述金属柱头例如可以包括各种的尺寸。例如，区块110可包括将所述金属柱头形成在7-10微米厚的范围内。同样例如的是，区块110可包括将所述金属柱头形成在5-20微米厚的范围内。所述金属柱头例如可以具有一高度是小于所述金属柱头的一宽度(例如是为了强化的横向的硬度、等等)。同样例如的是，所述金属柱头可以具有一高度是大于所述金属柱头的一宽度(例如是为了强化的横向的顺性(compliance)…等等)。

图2b是提供区块120的各种特点的一范例的图标。所述范例实施方式200b(或是组件、子组件、封装、等等)是包括图2a的范例实施方式200a。一金属柱头220是被形成在透过在所述钝化层215中的一个别的孔217而被露出的晶粒焊垫210的每一个上。

一般而言，区块120是包括形成金属柱头(或是柱、或柱体、或圆柱…等等)。于是，此发明内容的范畴不应该受限于任何特定类型的金属柱头、或是任何特定的形成一金属柱头的方式的特征。

所述范例的方法100可以在区块130包括形成一介电层。区块130可包括用各种方式的任一种来形成一介电层，其之非限制性的例子是在此加以提供。

所述介电层可包括一或多层的各种介电材料的任一种，例如是无机介电材料(例如，si3n4、sio2、sion、sin、氧化物、氮化物、其之组合、其等同物、等等)及/或有机介电材料(例如，一聚合物、聚酰亚胺(pi)、苯环丁烯(bcb)、聚苯并恶唑(pbo)、双马来酰亚胺三嗪(bt)、一模制材料、一苯酚树脂、一环氧树脂、聚硅氧烷、丙烯酸酯聚合物、其之组合、其等同物…等等)，但是本发明内容的范畴并不限于此。

区块130可包括利用各种制程(例如，旋转涂覆、喷雾涂覆、印刷、烧结、热氧化、物理气相沉积(pvd)、化学气相沉积(cvd)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)、低压化学气相沉积(lpcvd)、电浆辅助化学气相沉积(pecvd)、电浆气相沉积(pvd)、片迭层、蒸镀…等等)中的任一或是多种来形成所述介电层，但是本发明内容的范畴并不限于此。

区块130可包括形成所述介电层以具有一厚度(例如，一在所述半导体晶圆、焊垫、钝化层、等等之上的高度)是等于在区块120所形成的金属柱头的高度(例如，一在所述半导体晶圆、焊垫、钝化层…等等之上的高度)。例如，区块130可包括形成所述介电层以具有一表面(例如，一背对所述半导体晶圆的表面)是与在区块120所形成的金属柱头的一端面(例如，一背对所述半导体晶圆的表面)共平面的。

在一范例的实施方式中，区块130可包括形成所述介电层是具有一距离所述半导体晶粒的高度大于所述金属柱头的高度，例如其是覆盖所述金属柱头。区块130接着例如可以包括薄化或平坦化(例如，研磨、执行化学机械平坦化(cmp)、蚀刻…等等)所述介电层及/或金属柱头。例如，所述介电层的背对所述半导体晶粒的表面可被薄化或是平坦化，以与所述金属柱头的背对所述半导体晶粒的端面共平面的。

在另一范例的实施方式中，区块130可包括形成所述介电层为具有一距离所述半导体晶粒的高度是低于所述金属柱头距离所述半导体晶粒的高度，例如其是让所述金属柱头从所述介电层突出。区块130接着例如可以包括薄化或平坦化(例如，研磨、执行化学机械平坦化(cmp)、蚀刻…等等)所述金属柱头及/或所述介电层。例如，所述金属柱头的背对所述半导体晶粒的表面可被薄化或是平坦化，以与所述介电层的背对所述半导体晶粒的表面共平面的。

图2c是提供区块130的各种特点的一范例的图标。所述范例实施方式200c(或是组件、子组件、封装…等等)是包括图2b的半导体晶圆201以及金属柱头220。一介电层225是被形成在所述钝化层215上及/或在所述晶粒焊垫210的一若未被所述金属柱头220及/或对应的ubm覆盖的部分上。所述范例的介电层225是包括一背对所述半导体晶粒201并且与所述金属柱头220的对应的端面共平面的表面(例如，在图2c中的一上表面)。

一般而言，区块130是包括形成一介电层。于是，此发明内容的范畴不应该受限于任何特定类型的介电层、或是任何特定的形成一介电层的方式的特征。

所述范例的方法100可以在区块140包括薄化及/或单粒化所述晶圆。区块140可包括用各种方式的任一种来执行此种薄化及/或单粒化，其之非限制性的例子是在此加以提供。

在所述半导体晶圆的处理的各种阶段的任一阶段，所述晶圆都可被薄化。在此范例实施方式中，所述半导体晶圆可以在单粒化之前的任何时点，大致使得其变为所要的厚度。注意到的是，个别的晶粒的薄化可加以执行，但是此种薄化一般是在晶圆层级(例如，在所述原生晶圆及/或一重组的晶圆…等等)加以执行的。区块140例如可以包括背面研磨所述半导体晶圆、或是用各种方式(例如，机械式手段、化学的手段、导引能量的手段…等等)的任一种来薄化所述半导体晶圆。

区块140例如可以包括沿着在装置之间的单粒化(或是锯开或切割)道来切割半导体晶粒的晶圆。此种切割例如可以包括雷射切割、机械锯切割、电浆切割…等等。

一展示区块140的各种特点的范例实施方式200d被展示在图2d。所述范例实施方式200d(或是组件、子组件、封装…等等)是展示从此种装置的一面板或晶圆被单粒化的个别的半导体晶粒227a及227b。沿着所述单粒化线(或是道)，所述半导体晶粒227a及227b(例如，所述半导体材料205、钝化层215、介电层225…等等)的外围侧边例如可以是共面的。

注意到的是，所述单粒化一般而言例如可以是在所述范例的方法100的范例区块的任一个之前或是之后加以执行，其例如接着是在单一装置上执行的制程。

一般而言，区块140可包括单粒化所述半导体晶圆。于是，此发明内容的范畴不应该受限于任何特定的单粒化的类型或方式的特征。

所述范例的方法100可以在区块150包括将单粒化的晶粒(例如是如同在区块140所形成的)安装到一载体。区块150可包括用各种方式的任一种来执行此种安装(或是附接)，其之非限制性的例子是在此加以提供。

所述载体可包括各种特征的任一种。例如，所述载体可以是玻璃、金属、塑料、半导体材料…等等；或者是包含玻璃、金属、塑料、半导体材料…等等。所述载体例如可以是晶圆状(例如，像是一半导体晶圆来加以成形)、面板状、圆形、矩形…等等。

区块150例如可以包括利用一黏着剂(例如，热可释放的黏着剂、光可释放的黏着剂…等等)或是环氧树脂来将所述单粒化的晶粒附接至所述载体。例如，区块150可包括利用一晶粒附接膜(例如，一预制的黏着片、一印刷的膏或液体、一喷涂的环氧树脂…等等)来将所述单粒化的晶粒附接至所述载体。同样例如的是，区块150可包括利用真空附接、机械式保持、等等来将所述单粒化的晶粒附接至所述载体。

注意到的是，区块150亦可包括测试在区块140从所述晶圆被单粒化的晶粒。区块150接着例如可以包括只安装已知良好的晶粒至所述载体。

一展示区块150的各种特点的范例实施方式200e是被展示在图2e。所述范例实施方式200e(或是组件、子组件、封装…等等)是展示多个利用一黏着层235来附接至所述载体230的单粒化的半导体晶粒227a、227b…等等。例如，所述金属柱头220的端面以及所述介电层225的一表面是黏着至所述黏着层235的一侧(例如，如同在图2e中所示的一顶端侧)，所述黏着层235的另一侧是黏着至所述载体230。注意到的是，所述单粒化的晶粒227a、227b…等等是相对于图2d为颠倒的。注意到的是，尽管所述黏着层235是被展示为覆盖整个载体230，但是在一替代的实施方式中，所述黏着层235可以只被施加至所述晶粒227a、227b…等等的将被附接至所述载体230的表面。

一般而言，区块150可包括将所述单粒化的晶粒安装至一载体。于是，此发明内容的范畴不应该受限于任何特定类型的载体、或是任何特定的将一晶粒附接至一载体的方式的特征。

所述范例的方法100可以在区块160包括囊封在区块150附接至所述载体的晶粒。区块160可包括用各种方式的任一种来执行此种囊封，其之非限制性的例子是在此加以提供。

区块160例如可以包括形成所述封装材料，以覆盖载体(或是黏着层)的未被所述附接的晶粒覆盖的部分。所述封装材料例如亦可以覆盖在区块150所附接的经附接的晶粒以及在区块130所形成的介电层的横向的侧边。此外，所述封装材料可以覆盖所述半导体晶粒的背侧、或是此种背侧可以从所述封装材料加以露出。

所述封装材料可包括各种封装或模制材料(例如，树脂、聚合物、聚合物复合材料、具有填充物的聚合物、环氧树脂、具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、聚硅氧烷树脂、其之组合、其等同物…等等)的任一种。所述囊封例如可以包括在此论述的介电层材料的任一种。区块160可包括用各种方式的任一种(例如，压缩模制、转移模制、液体囊封剂模制、真空迭层、膏印刷、膜辅助的模制、等等)来形成所述封装材料。区块160例如可以包括用在此关于介电层所论述的方式的任一种来形成所述封装材料。

一展示区块160的各种特点的范例实施方式200f是被展示在图2f。所述范例实施方式200f(或是组件、子组件、封装…等等)是展示所述范例实施方式200e被囊封在一封装材料240中。所述封装材料240是覆盖所述载体230(或是黏着层235)的未被经附接的晶粒227a、227b…等等所覆盖的部分。所述封装材料240例如亦可以覆盖所述附接的晶粒227a、227b…等等(例如，所述钝化层215、半导体材料205、介电层225…等等)的横向的侧边。此外，所述封装材料240可以覆盖所述半导体晶粒227a、227b…等等的背侧(例如，在图2f中是所述半导体材料205的顶端侧)。

注意到的是，原始的半导体晶圆201的原生半导体晶粒(例如，其包含所述半导体材料205、焊垫210以及钝化层215)是被嵌入在所述封装材料240之内的对应于所述金属柱头220的高度、或是所述介电层225的厚度的一额外的量。例如，相对于一种其中所述原生半导体晶粒(例如，所述钝化层215)直接接触所述黏着层235的配置，此种嵌入的程度是提供额外的保护给所述原生半导体晶粒。

在一种在此相关于图4a-4f更详细论述的范例的实施方式中，区块160可包括在所述封装材料240中(例如是在其之一与所述介电层及金属柱头相对的顶端侧中)形成沟槽。

一般而言，区块160可包括囊封附接至所述载体的晶粒。于是，此发明内容的范畴不应该受限于任何特定类型的封装材料、或是任何特定的形成所述封装材料的方式的特征。

所述范例的方法100可以在区块170包括从所述载体移除经囊封的晶粒、以及制备所述模制的晶粒(其在此亦可被称为一重组的晶圆)以用于进一步的处理。区块170可包括用各种方式的任一种来执行此种操作，其之非限制性的例子是在此加以提供。

区块170例如可以包括根据所述晶粒在区块150被安装(或是附接)至所述载体所用的方式，用各种的方式来从所述载体释放所述被囊封的晶粒。例如，在一种其中区块150是包括利用热释放黏着剂的范例情节中，区块170可包括施加热以断开所述黏着剂的接合，并且接着从所述被囊封的晶粒及/或所述载体移除所述黏着剂(例如，藉由剥离、剪切、等等)。同样例如的是，在一种其中区块150是包括利用紫外线(uv)释放黏着剂的范例情节中，区块170可包括施加uv光(例如，穿过一玻璃载体、等等)以断开所述黏着剂的接合，并且接着从所述被囊封的晶粒及/或所述载体移除所述黏着剂。此外，例如在一种其中区块150是包括利用一真空机构以安装所述晶粒至所述载体的范例情节中，区块170可包括释放所述真空。

再者，区块170例如可以包括制备所述模制的晶粒以用于额外的处理。例如，区块170可包括执行任何必要的背侧或前侧的薄化或是平坦化(例如，研磨、cmp、等等)。在一范例的实施方式中，区块170可包括执行一清洗及/或薄化或平坦化制程，以露出所述金属柱头(例如是用于下一阶段的处理)。

一展示区块170的各种特点的范例实施方式200g是被展示在图2g。所述范例实施方式200g(或是组件、子组件、封装…等等)是展示所述范例实施方式200f从所述载体230以及黏着层235被释放。所述封装材料240(例如，相关于所述范例实施方式200f)亦已经被薄化。在图2g中的范例实施方式200g的顶表面是展示所述封装材料240的一表面、所述介电层225的一表面、以及所述金属柱头220的表面为共平面的表面。

一般而言，区块170可包括从所述载体移除所述被囊封的晶粒，并且制备所述模制的晶粒(其在此亦可以被称为一重组的晶圆)以用于进一步的处理。于是，本发明内容的范畴不应该受限于任何特定的移除一载体的方式、或是任何特定的制备模制的晶粒(例如，一重组的晶圆)以用于进一步处理的方式的特征。

所述范例的方法100可以在区块180包括在所述模制的晶粒上(例如，在所述重组的晶圆上)形成一重分布结构。区块180可包括用各种方式的任一种来形成所述重分布(rd)结构，其之非限制性的例子是在此加以提供。

所述重分布结构例如可以包括一扇出重分布结构，例如其中各种往返半导体晶粒的焊垫的信号线是被形成在所述半导体晶粒的覆盖区之外。注意到的是，此发明内容的各种特点并不限于扇出的配置。

一般而言，所述重分布结构例如可以包括多个介电层以及导电层。所述导电层例如可以包括横向地分布信号路径的横向的线路部分、及/或垂直地连接所述横向的线路部分至其它横向的线路部分、晶粒垫结构、封装互连结构…等等的垂直的线路部分)。

所述重分布结构的导电层可包括各种材料(例如，铜、铝、镍、铁、银、金、钛、铬、钨、钯、其之组合、其之合金，其等同物…等等)的任一种，但是本发明内容的范畴并不限于此。区块180可包括利用各种制程(例如，电解的电镀、无电的电镀、化学气相沉积(cvd)、溅镀或物理气相沉积(pvd)、原子层沉积(ald)、电浆气相沉积、印刷、网版印刷、微影…等等)中的任一或是多种来形成(或是沉积)所述导电层，但是本发明内容的范畴并不限于此。注意到的是，导电层例如可以是透过在所述介电层中的孔(或是开口)来加以互连的。

所述重分布结构的介电层可包括一或多层的各种介电材料的任一种，例如是无机介电材料(例如，si3n4、sio2、sion、sin、氧化物、氮化物、其之组合、其等同物…等等)及/或有机介电材料(例如，一聚合物、聚酰亚胺(pi)、苯环丁烯(bcb)、聚苯并恶唑(pbo)、双马来酰亚胺三嗪(bt)、一模制材料、一苯酚树脂、一环氧树脂、聚硅氧烷、丙烯酸酯聚合物、其之组合、其等同物…等等)，但是本发明内容的范畴并不限于此。区块180可包括利用各种制程(例如，旋转涂覆、喷雾涂覆、印刷、烧结、热氧化、物理气相沉积(pvd)、化学气相沉积(cvd)、金属有机化学气相沉积(mocvd)、原子层沉积(ald)、低压化学气相沉积(lpcvd)、电浆辅助化学气相沉积(pecvd)、电浆气相沉积(pvd)、片迭层、蒸镀…等等)中的任一或是多种来形成所述介电层，但是本发明内容的范畴并不限于此。

再者，区块180例如可以包括形成附接至所述重分布结构的互连结构(例如，封装互连结构…等等)。此种互连结构例如可以包括导电的凸块或球(例如，焊料凸块或球)、金属柱或柱体(例如，铜柱或柱体)、线、引线…等等。

一展示区块180的各种特点的范例实施方式200h是被展示在图2h。所述范例实施方式200h(或是组件、子组件、封装…等等)是展示具有一被形成在其上的重分布结构250，并且具有被形成在所述重分布结构250上的互连结构260的范例实施方式200g。在图2h所示的视图中，所述重分布结构250是被形成在所述封装材料240、介电层225以及金属柱头220的顶表面上。所述重分布结构250的导电层是连接至所述金属柱头220的顶表面。所述范例的重分布结构250包括多个横向的信号布线的导电层。所述范例的重分布结构250是包括一被形成在所述金属柱头220的顶表面上以及在所述介电层225上的第一导电层。例如，尽管并非必要的，但是此种第一导电层的至少某些部分可以横向地沿着所述介电层225来布线信号。所述范例的重分布结构250亦包括额外的一或多个导电层，所述导电层中的至少某些个亦横向地布线信号。在所述范例实施方式200h中，唯一穿过所述介电层225所执行的信号布线是由所述金属柱头220提供的垂直的信号布线。所述导电层是延伸穿过在所述介电层中的孔(或是开口)来彼此电连接。

一般而言，区块180可包括形成一重分布结构及/或互连结构。于是，本发明内容的范畴不应该受限于任何特定的重分布结构或形成其之方式的特征、或是受限于任何特定的互连结构或形成其之方式。

所述范例的方法100可以在区块190包括单粒化所述重组的晶圆(例如，具有重分布结构、互连结构…等等)。区块190可包括用各种方式的任一种来执行此种单粒化，其之非限制性的例子是在此加以提供。

区块190例如可以包括沿着在装置之间的单粒化(或是锯开或切割)道，来切割半导体装置的晶圆(例如，模制的晶圆、重组的晶圆、等等)。此种切割例如可以包括雷射切割、机械锯切割、电浆切割、等等。注意到的是，区块190(或是任何其它区块)亦可包括执行一薄化操作，例如是用以薄化所述封装材料及/或露出所述半导体晶粒的背侧。

一展示区块190的各种特点的范例实施方式200i是被展示在图2i。所述范例实施方式200i(或是组件、子组件、封装、等等)是展示从此种装置的一面板或晶圆被单粒化的个别的半导体装置227a、227b…等等。沿着所述单粒化线(或是道)，所述重分布结构250(例如，其之介电层…等等)以及所述封装材料240的外围侧边例如可以是共平面的。

图2j是展示一可以是输出自所述范例的方法100的所产生的范例实施方式200j，例如是单一半导体装置227a。所述封装材料240的下方侧240l是与所述介电层225的下方侧225l及/或所述金属柱头220的下方端面共平面的。所述封装材料240的下方侧240l例如是在一低于所述钝化层215(及/或焊垫210)的高度所述介电层225的厚度(及/或所述金属柱头220的长度)的高度处。所述半导体材料205、钝化层215以及介电层225的横向的侧边是被封装材料240所覆盖。所述半导体材料205的顶端侧是被所述封装材料240覆盖，但是在另一范例的实施方式中，所述半导体材料205的顶端侧可以从所述封装材料240被露出。所述封装材料240的横向的侧边是与所述重分布结构250(例如，其之介电层…等等)的横向的侧边共平面的，而所述重分布结构250是被形成在所述封装材料240的下方侧240l、所述介电层225的下方侧225l、以及所述金属柱头220的下方的端面上。所述范例的重分布结构250是包含多个导电层，每一个导电层可以执行横向的信号布线，尽管并不需要是如此的。值得注意的是，在所述范例实施方式200j中，在所述介电层225与所述重分布结构250之间、或是在所述介电层225与所述晶粒钝化层215之间并没有封装材料240。再者，在所述范例实施方式200j中，并没有藉由在所述介电层225之内的金属柱头220的横向的信号分布。然而，此发明内容的范畴并非限于此的。

图2k是提供根据本发明内容的各种特点的一范例的电子装置227a(或是其部分)的一分解图以及一立体截面图。图2k的图式是展示在此论述的原生半导体晶粒(例如，所述半导体材料205、钝化层215…等等)、金属柱头220、介电层225以及封装材料240。

一般而言，区块190可包括单粒化。于是，此发明内容的范畴不应该受限于任何特定的单粒化的类型或方式的特征。

所述范例的方法100可以在区块195包括继续制造(或处理)。区块195可包括用各种方式的任一种来继续制造(或处理)，其之非限制性的例子是在此加以提供。

例如，区块195可包括执行各种额外的处理步骤的任一种。例如，区块195可包括执行额外的电子装置的处理步骤，例如是安装所述电子装置至一个多装置的模块基板或主板、安装额外的电子构件、附接额外的装置互连结构、执行额外的封装、覆盖、一般的封装、测试、标记、搬运…等等。相同的，例如，区块195可包括导引所述范例的方法100的执行流程至所述范例的方法100的任何先前的区块(或是其部分)。此外，区块195例如可包括导引所述范例的方法100的执行流程至任何其它在此发明的方法步骤(或是其部分)。

一般而言，区块195可包括继续所述电子装置的制造(或是处理)。因此，此发明内容的范畴不应该受限于任何特定的继续制造(或处理)的方式或类型的特征。

所述范例的方法100在此只是为了举例说明的目的来加以呈现，而非限制性的。例如，如同在此所提及的，所述区块(或是其部分)的顺序可加以改变，而不脱离此发明内容的范畴。同样例如的是，各种的区块(或是其部分)可被省略或是增加，而不脱离此发明内容的范畴。

例如，尽管相关图2a-2k所展示及论述的范例实施方式是包含一种只具有单一半导体晶粒的电子装置，但是一种包括多个半导体晶粒的电子装置亦在本发明内容的范畴内。一例子是被展示在图3a-3b中。在图3a-3b中所示的范例实施方式例如可以与在图2a-2k中所示的范例实施方式共享任一个或是所有的特征。

尤其，在单一电子装置中包含多个晶粒的范例实施方式300a及300b是被展示在图3a-3b，其中图3a是展示一具有单粒化线的晶圆实施方式300a，并且图3b是展示单一装置的实施方式300b。一第一晶粒227是包含半导体材料205a、焊垫210a、一钝化层215a、金属柱头220a以及一介电层225a，其每一个都可以与图2a-2k的范例实施方式的类似编号及对应的构件共享任一个或是所有的特征。一第二晶粒228是包含半导体材料205b、焊垫210b、一钝化层215b、金属柱头220b以及一介电层225b，其每一个都可以与图2a-2k的范例实施方式的类似编号及对应的构件共享任一个或是所有的特征。一封装材料240是囊封所述两个范例的晶粒。

在所述范例实施方式300a中，所述金属柱头220b的长度(或高度)是大于所述金属柱头220a的长度(或高度)(例如是大于至少5％、10％或20％)，并且所述介电层225b的厚度是大于所述介电层225a的厚度(例如，较厚至少5％、10％或20％)。因此，所述第二晶粒228的原生半导体晶粒部分(例如，其包含所述半导体材料205b、焊垫210b、以及晶粒钝化层215b)是比所述第二晶粒228的第一晶粒原生半导体晶粒部分(例如，其包含所述半导体材料205a、焊垫210a以及晶粒钝化层215a)，从所述rd结构250被嵌入更深入到所述封装材料240中。参照图3b，所述第一及第二半导体晶粒227及228的顶表面可以是在距离所述rd结构250的相同高度处。在另一范例的实施方式中，所述第一半导体晶粒227的顶表面在所述rd结构250之上的高度可以是在所述第二半导体晶粒228的顶表面在所述rd结构250之上的高度的5％或10％之内。

如同在此相关图1的范例的方法100所论述的，区块160可包括在所述封装材料中(例如，在所述封装材料的一顶端侧)形成沟槽。此种沟槽例如可被利用以平衡热膨胀、增加顺性或硬度(例如，利用一加固环或构件)、等等。

所述沟槽例如可被设置在所述半导体晶粒的一覆盖区之外。例如，所述沟槽可以被横向地设置在所述半导体晶粒的边缘与所述单粒化的电子装置的边缘之间(例如，中心是在此种边缘之间…等等)。一沟槽的宽度例如可以是在所述半导体晶粒的横向的边缘与所述单粒化的电子装置的横向的边缘(例如，所述封装材料的横向的侧边)之间的横向的距离的25％至75％。所述沟槽例如可以包括一深度(或是底表面)是延伸至所述半导体晶粒的顶端侧、或是延伸至所述顶端侧之下。在一范例的实施方式中，所述沟槽是包括一介于所述半导体晶粒的顶端侧与底部侧之间的深度(或是底表面)。尽管所述沟槽是被展示具有一大致方形或是矩形的横截面，但是它们亦可具有倾斜的侧表面(例如，其中所述沟槽在开放端是比在闭合端较宽的)、一圆形的底表面、等等。

区块160可包括用各种方式的任一种来形成所述沟槽。例如，对应于所述沟槽的模具突出部可以在一被用来形成所述封装材料的模制制程期间被利用来形成所述沟槽。相同的，例如所述沟槽可以在所述封装材料被形成(例如，模制、浸没…等等)之后加以形成，其例如是藉由机械式地移除封装材料以形成所述沟槽、利用一雷射或其它导引能量的技术以移除封装材料来形成所述沟槽…等等。

一展示区块160的各种特点的范例实施方式400a是被展示在图4a。所述范例实施方式400a(或是组件、子组件、封装…等等)是展示具有被形成在封装材料440的顶表面中的沟槽450的范例实施方式200f。如同在图4e、图4f中所示，所述沟槽450可包括环绕所述半导体晶粒的横向的周边延伸的单一沟槽。在另一范例情况中，所述沟槽450可包括一系列的沟槽，而沿着所述半导体晶粒的每一个侧边有一沟槽，其中此种沟槽450并不需要是彼此连接的。在又一范例情节中，所述半导体晶粒的每一个侧边外可以有多个沟槽。

如同在此论述的，所述范例的方法100的各种区块(或是其部分)都可被省略或是增加，而不脱离此发明内容的范畴。在一范例的实施方式中，区块120及130可被省略，例如是产生一个其中所述金属柱头及介电层并不存在的例子。一范例实施方式400b是被展示在图4b。例如，相较于图4a的范例实施方式400a，所述金属柱头220以及介电层225是被省略。

在一范例的实施方式中，所述沟槽可以让其为空的。然而，在另一范例的实施方式中，所述沟槽可被填入另一种材料(例如，一种具有一高于所述封装材料、一金属、一环氧树脂、在此论述的介电材料的任一种、等等的模数的材料)。一展示此种填入的沟槽的范例实施方式400c是被展示在图4c。相对于图4a的范例实施方式400a，所述范例实施方式400c是具有被填入一填充材料470的沟槽450。在一种其中所述填充材料470具有一高于所述封装材料440的模数的情况中，此种填充材料470可以作用为一用于所述电子装置的加固环。具有各种个别的模数值的任一种(例如，大于或小于所述封装材料440的模数)的各种材料的任一种都可被利用，例如是用以平衡热应力、依所需地增加硬度或顺性…等等。

一在单粒化之后的范例实施方式400d(或是电子装置227a")是被展示在图4d中。相较于图2j的范例实施方式200j，所述范例实施方式400d是包含在所述封装材料440的上表面440u中的沟槽450，其中所述沟槽450被填入一填充材料470。

图4e、图4f是提供根据本发明内容的各种特点的一范例的电子装置的一立体图以及一立体截面图。图4e、图4f的图式是展示所述半导体晶粒227a'(或是其部分)，例如其是包含在此论述的半导体材料205、焊垫210、钝化层215、金属柱头220、介电层225、封装材料440以及沟槽450。为了举例说明的清楚起见，所述rd结构250并未展示在图4e、图4f中。

在此的讨论是包含许多的举例说明的图，其展示一电子组件以及其制造方法的各种部分。为了举例说明的清楚起见，此种图并未展示每一个范例组件的所有特点。在此提出的范例组件及/或方法的任一个都可以与在此提出的任一或是所有的其它组件及/或方法共享任一个或是所有的特征。

总之，此发明内容的各种特点是提供一种电子装置以及一种制造一电子装置的方法。作为非限制性的例子，此发明内容的各种特点是提供各种制造电子装置的方法以及藉此所制造的电子装置，其包括利用金属柱头以进一步将一半导体晶粒设置到所述囊封剂中。尽管先前的内容已经参考某些特点及例子来加以叙述，但是熟习此项技术者将会理解到可以做成各种的改变，并且等同物可加以取代，而不脱离本发明内容的范畴。此外，可以做成许多修改以将一特定的情况或材料调适至本发明内容的教示，而不脱离其范畴。因此，所欲的是本发明内容不受限于所发明之特定的例子，而是本发明内容将会包含落入所附的权利要求的范畴内之所有的例子。