半导体装置的制造方法与流程

本发明是有关于一种制造方法，且特别是有关于一种半导体装置的制造方法。

背景技术：

半导体集成电路工业已历经快速的发展。在集成电路材料以及设计的技术发展已形成多个集成电路世代，每一代集成电路具有比前一代集成电路更小且更复杂的电路。在集成电路发展的进程中，功能性密度(即每一个晶片面积中内连接元件的数目)已经普遍增加，而几何尺寸(即制程中所能制造出最小的元件或线路)则是普遍减小。这种微缩化的过程通常可透过增加生产效率以及降低相关支出，来提供许多利益。此种微缩化也增加了集成电路加工和制造上的复杂度，为了实现这样的进展，集成电路加工和制造上也需要有相同的进步。

举例而言，传统的微影技术已无法满足先进制程节点，例如20纳米或更小的关键尺寸以及图案密度的需求。心轴(mandrel)间隙壁技术经常用来加倍先进微影中的曝光图案。一个典型的心轴间隙壁技术在第一次曝光制程中形成心轴图案，且形成间隙壁特征在心轴图案的侧壁上。接着，心轴间隙壁技术移除心轴图案，并使用间隙壁特征作为蚀刻罩幕来形成最终图案。相较于第一曝光图案，此技术有效地缩减一半的最终图案间距。

然而，对于典型的心轴间隙壁技术而言，制造出同时具有一致的间距以及一致的关键尺寸的最终图案是一个挑战。

技术实现要素：

依照在此所描述的一或多个实施方式，一种方法可包含：形成多个心轴图案在基材上方的图案层上方；形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上；利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配；蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；以及于修整间隙层以及蚀刻间隙层后，移除心轴图案。

依照在此所描述的一或多个实施方式，一种方法可包含：形成图案层在基材上方；形成多个心轴图案在图案层上方；形成间隙层在图案层与心轴图案上方，以及在心轴图案的多个侧壁上；利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的一空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配；利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；于修整间隙层以及蚀刻间隙层后，移除心轴图案；以及于移除心轴图案后，将图案化间隙层的图案移转至图案层。

依照在此所描述的一或多个实施方式，一种方法可包含：沉积图案层在基材上方；形成多个心轴图案在图案层上方；形成间隙层在图案层与心轴图案的上方，以及在心轴图案的多个侧壁上；对间隙层进行氧化制程；利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上；利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着图案宽度方向上的尺寸相匹配；以及于进行氧化制程、修整间隙层以及蚀刻间隙层后，移除心轴图案。

附图说明

从以下结合所附附图所做的详细描述，可对本发明的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸可任意地增加或减少。

图1是绘示依照本发明的许多态样的一种图案化基材的方法的流程图；

图2a、图2b、图2c、图2d、图2e、图2f、图2g、图2h、图2i及图2j是绘示依照本发明的一些实施方式的元件在图1中的方法的各个制造步骤的剖面图；

图3是绘示依照本发明的许多态样的另一种图案化基材的方法的流程图；

图4a、图4b及图4c是绘示依照本发明的一些实施方式的元件在图3中的方法的各个制造步骤剖面图；

图5是绘示依照本发明的许多态样的又一种图案化基材的方法的流程图；以及

图6a、图6b、图6c及图6d是绘示一种元件在图5中的方法的各个制造步骤的透视图。

具体实施方式

以下的揭露提供了许多不同的实施方式或实施例，以实施所提供的标的的不同特征。以下所描述的构件与安排的特定实施例是用以简化本发明。当然这些仅为实施例，并非用以作为限制。举例而言，在描述中，第一特征形成于第二特征上方或上，可能包含第一特征与第二特征以直接接触的方式形成的实施方式，也可能包含额外特征可能形成在第一特征与第二特征之间的实施方式，如此第一特征与第二特征可能不会直接接触。此外，本发明可能会在各个实施例中重复参考数字及/或文字。这样的重复是基于简单与清楚的目的，以其本身而言并非用以指定所讨论的各实施方式及/或配置之间的关系。

另外，在此可能会使用空间相对用语，例如“向下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便说明来描述如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其他方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。

本发明是有关于形成半导体装置的方法。更特别的是，本发明是有关于利用心轴间隙壁图案化技术(mandrel-spacerpatterningtechniques)来形成半导体装置。心轴间隙壁图案化技术包含自对准双图案化制程(self-aligneddoublepatterningprocess，sadp)，其减少了一半的曝光图案的间距；自对准四重图案化制程(self-alignedquadruplepatterning，saqp)，其减少了四分之一的曝光图案的间距；以及其他间隙壁图案制程。根据本发明一些实施例，间隙壁特征是在心轴图案移除之前修整(称为“先修整”制程)。因此，每一个间隙壁特征的一侧被修整。间隙壁特征的修整确保了相邻的间隙壁特征之间的间距实质上与各别的心轴图案的尺寸(宽度)相匹配。由于最终图案的间距与关键尺寸是与相邻的间隙壁特征之间的空间以及心轴图案的宽度均有关，故间隙壁特征的修整有助于改善最终图案中的关键尺寸的一致性以及间距的一致性。

图1为一种依照本发明的许多态样的一种制造集成电路元件200的方法100的高阶流程图。方法100仅为一范例，用以说明所提供的标的的多个态样。可在方法100的之前、期间以及之后提供附加的操作，且一些所描述的操作可被取代、省略、合并、或是为了方法的额外实施例而重新安排。以下将结合图2a至2j来描述图1中的各个操作，其中图2a至2j是绘示一种集成电路元件200在方法100的一实施例的各个制造阶段的剖面图。集成电路元件200可被包含在集成电路中，例如微处理器、记忆元件及/或其他可能包含被动元件，例如电阻器、电容器及电感器，以及主动元件，例如p型场效晶体管(pfet)、n型场效晶体管(nfet)、金属氧化半导体场效晶体管(mosfet)、互补式金属氧化半导体(cmos)晶体管、双极性晶体管、高压晶体管、高频晶体管、包含鳍式场效晶体管的多栅极场效晶体管以及前述的组合的集成电路中。

在操作102中，方法100(图1)沉积介电层在基材202(图2a)上方，以作为图案化基材202以及形成集成电路元件200于其上或其中的准备。请参照图2a，示范的介电层204、206以及208沉积于基材202的上方。本实施例的基材202包含硅，例如半导体晶圆。在多个实施例中，基材202可包含其他元素半导体，例如锗；化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，例如磷化镓砷、砷化铝铟、砷化铝镓、砷化铟镓、磷化镓铟及/或磷化镓铟砷；或上述材料的组合。基材202可包含主动区、磊晶特征、隔离结构、鳍状半导体区及/或其他适合的特征。在本实施例中，基材202包含多晶硅层，其可在栅极取代制程中用于形成多晶硅栅极电极或用于形成虚设栅极电极。在一实施例中，多晶硅层可具有约的厚度。

适合介电层204、206及208的材料包含，但不限于，氧化硅、电浆增益氧化硅(plasmaenhancedsiliconoxide，peox)、氮化硅、多晶硅、掺杂多晶硅、氮氧化硅、四乙基硅氧烷(tetraethylorthosilicate，teos)、含氮氧化物、氮氧化物、高介电常数介电材料、低介电常数介电材料、或前述的组合。在一实施例中，介电层204为一具有厚度约的氮化硅层，介电层206为一具有厚度约的氧化硅层，且介电层208为一具有厚度约的多晶硅层。介电层204、206及208可各别由一道或多道沉积技术所形成，例如热氧化、化学气相沉积(cvd)、物理气相沉积(pvd)、电浆增益化学气相沉积(pecvd)及原子层沉积(ald)。介电层204、206是用来图案化基材202。因此，介电层204及206亦可分别称为图案化层204及206。在许多实施例中，其他介电层可形成在基材202上方，且作为图案化基材202的目的。其他介电层可设置在介电层204及206之间、上方或下方。在一实施例中，若基材202之中已包含图案化层，则可省略介电层204及206的其中一者或两者。

在操作104中，方法100(图1)形成数个心轴图案(或心轴线)208’在介电层208(图2b及2c)中。在一实施例中，心轴图案208’是由包含微影制程以及一道或多道蚀刻制程的程序所形成。

请参照图2b，绘示于其中的是位于层212及210上方的图案化光阻(或光阻图案)214，其中层212及210是设置在介电层208上方。在一实施例中，层212为含硅硬罩幕层，且层210为抗反射涂层。层210及212可透过化学气相沉积、物理气相沉积、或其他适合的方法形成。在另一实施例中，光阻图案214可直接形成于介电层208上方，而无层212及210。在一实施例中，可利用微影制程来形成光阻图案214。举例而言，可利用旋转涂布制程以及软烤(softbaking)制程形成光阻层在层212上。接着，使用具有心轴图案208’的定义的光罩，将光阻层曝光于辐射中。暴露后的光阻层利用曝光后烘烤(post-exposurebaking)、显影以及硬烤(hardbaking)制程来显影经曝光的光阻层，借此形成光阻图案214在层212上方。光阻图案214在x方向上具有间距p1以及宽度w1。在一实施例中，x方向为晶体管通道长度(或栅极长度)方向，z方向为基材202的法线(或图案高度方向)。

接着，经由光阻图案214的开口蚀刻层212、210及208，以形成心轴图案208’(图2c)。蚀刻制程可包含干式(或电浆)蚀刻方法、湿蚀刻方法、或其他适合的蚀刻方法。举例而言，可使用含氧气体、含氟气体(例如cf4、sf6、ch2f2、chf3及/或c2f6)、含氯气体(例如cl2、chcl3、ccl4、及/或bcl3)、含溴气体(例如hbr及/或chbr3)、含碘气体、或其他适合的气体、及/或电浆、及/或前述的组合来进行干式蚀刻制程。举例而言，湿蚀刻制程可包含在稀氟氢酸(dilutehydrofluoricacid，dhf)、氢氧化钾(koh)溶液、氨水、含氢氟酸溶液、硝酸(hno3)、及/或醋酸(ch3cooh)、或其他适合的湿蚀刻剂中蚀刻。随后使用一个适合的制程，例如湿式剥除或电浆灰化，来移除光阻图案214。亦可使用一道或多道蚀刻制程来移除层212及210，而得到如图2c所示的在介电层206上方的心轴图案208’。心轴图案208’在x方向上具有间距p2以及宽度w2，在前述图案化制程期间考量特征变化的情况下，间距p2和宽度w2实质上分别与间距p1和宽度w1相匹配。

在操作106中，方法100(图1)形成间隙层216在介电层206与心轴图案208’上方，以及在心轴图案208’的数个侧壁上。请参照图2d，间隙层216是设置在介电层206与心轴图案208’上方。间隙层216包含一种或多种与心轴图案208’不同的材料，因此间隙层216及介电层208对于一蚀刻制程具有不同的蚀刻选择比。在一实施例中，间隙层216可包含介电材料，例如氮化钛、氮化硅或氧化钛。在一实施例中，间隙层216包含厚度约的氮化硅。间隙层216可透过化学气相沉积制程、物理气相沉积制程、原子层沉积制程、或其他适合的沉积技术来形成。

在操作107中，方法100(图1)对间隙层216进行氧化制程280。请参照图2e，在一实施例中，氧化制程280是以氧电浆进行，并施以特定的电压来施加偏压，以增加间隙层216的厚度。特定的，透过氧化制程280来加厚或硬化间隙层216的数个肩部(其中一者以虚线216-1圈出示意)。操作107的一个目的是为了达到使间隙层216在随后的蚀刻操作，具有沿着z方向的特定高度。以下所示，间隙层216在心轴图案208’的侧壁上的部分将被作为蚀刻介电层206的蚀刻罩幕。因此，间隙层216需要特定的高度。在一实施例中，氧化制程280是在压力为5mtorr至12mtorr、电源功率为900w至1100w、偏压电压为100v至200v、以及氧气流量为标准状态下每分钟180～220sccm的条件下进行。在许多实施例中，氧化制程280可进行15秒至50秒。

在操作108中，方法100(图1)对间隙层216进行蚀刻制程282，借此暴露心轴图案208’以及介电层206。请参照图2f，蚀刻制程282暴露出心轴图案208’的上表面，且也部分移除介电层206上方的间隙材料，而在心轴图案208’的侧壁上形成间隙壁特征(亦可称为图案化间隙层)216’。沟渠217形成于图案化间隙层216’的相邻侧壁之间，沟渠217在沿着x方向上具有尺寸w3。

在一实施例中，蚀刻制程282包含非等向性干式蚀刻技术，此非等向性干式蚀刻技术沿着z方向移除间隙层216的速度远较沿着x方向快。在本实施例中，因为间隙层216的肩部被氧化制程280所加厚或硬化，故在蚀刻制程282完成后，图案化间隙层216’在z方向上仍具有所需高度。在一实施例中，蚀刻制程282是使用含氟气体(例如cf4、sf6、ch2f2、chf3及/或c2f6)来作为蚀刻剂、氧气作为蚀刻促进剂、以及氩气作为载体。在替代实施例中，蚀刻制程282可使用含氯气体(例如cl2、chcl3、ccl4、及/或bcl3)、含溴气体(例如hbr及/或chbr3)、含碘气体、其他适合的气体、及/或电浆、及/或前述的组合。在本实施例中，尺寸w3小于尺寸w2。

在操作110中，方法100(图1)修整图案化间隙层216’。请参照图2g，利用修整制程284来修整图案化间隙层216’。在一实施例中，修整制程284为干式蚀刻制程。在更深入的实施例中，修整制程284为等向性干式蚀刻制程。在一例子中，修整制程284是在压力为5mtorr至20mtorr、电源功率为700w至800w、四氟化碳气体流量为125sccm至225sccm、且不使用偏压的条件下进行。在替代实施例中，修整制程284可使用另一含氟气体(例如sf6、ch2f2、chf3及/或c2f6)、含氧气体、含氯气体(例如cl2、chcl3、ccl4、及/或bcl3)、含溴气体(例如hbr及/或chbr3)、含碘气体、或其他适合的气体、及/或电浆、及/或前述的组合。在许多的实施例中，修整制程284使用可选择性调整来蚀刻图案化的间隙层216’，而使心轴图案208’以及介电层206实质上维持不变的蚀刻剂。在一实施例中，图案化的间隙层216’的厚度与高度以约相同的速率减少。在本实施例中，因为在操作107中所进行的氧化制程280，故图案化间隙层216’的厚度所减少的速率较高度所减少的速率还快。

在本实施例中，修整图案化间隙层216’，以使图案化间隙层216’的相邻的侧壁之间的空间w4实质上与尺寸w2相匹配。在一实施例中，操作104及110是使用自动程序控制(apc)来执行。在依据本发明的一示范的自动程序控制中，心轴图案208’的宽度w2是在操作104完成后量测，而空间w3(图2f)是在操作110之前量测。接着，利用差值(差值＝w2-w3)来控制修整制程284的参数(例如蚀刻气体流量、电源功率、压力以及其蚀刻时间)，因此在修整制程284完成后，空间w4实质上与尺寸w2相匹配。

应注意的是，每一个间隙壁特征216’只有在非靠近心轴图案208’的一侧被修整(或蚀刻)。间隙壁特征216’靠近各自心轴图案208’的一侧并没有在修整制程284中被蚀刻。这克服了在一般心轴间隙壁图案化制程中常见的“间距摆动(pitchwalking)”问题。在一般心轴间隙壁图案化制程中，间隙壁特征是在移除心轴图案后修整(称为“后修整(trim-last)”制程)。因此，间隙壁特征的两侧都会被修整。若是在移除心轴图案之前，心轴图案的宽度没有匹配间隙壁特征的空间，这样的后修整制程并没有办法校正此不匹配的问题，且最终图案会有两个图案间距：一个对应心轴图案的宽度，另一个对应间隙壁特征的空间。这就是所熟知的“间距摆动”。间距摆动会在最终集成电路产品中引发问题。举例而言，在图案化晶体管栅极特征时，间距摆动会导致栅极长度的变动，造成电路效能不匹配或其他问题。相反地，本发明的实施例透过在移除心轴图案208’之前修整间隙壁特征216’(“先修整(trim-first)”制程)，有利于修正这类宽度与空间不匹配的问题。

此外，在本发明的一些实施例中，氧化制程280、蚀刻制程282以及修整制程284均为干式制程。因此，这些制程可在同一个制程反应室中进行，以增进生产效率。在一替代实施例中，这些制程亦可在同一个集束型设备的不同制程反应室中进行，并共享集束型设备的相同装载平台。相较于包含干式与湿式制程的制程，这也增进了制程的生产效率。

在操作112中，方法100(图1)通过选择性蚀刻制程来移除心轴图案208’。请参照图2h，移除心轴图案208’，以在两相对的间隙壁特征216’之间形成沟渠218。此沟渠218具有尺寸w5，尺寸w5实质上与尺寸w2及w4相匹配。间隙壁特征216’保持直立于介电层206上方。在一实施例中，操作112使用了可选择性地调整的蚀刻制程，以移除心轴图案208’的材料，但不移除间隙壁特征216’的材料。在更深入的实施例中，选择性地调整蚀刻制程，以移除心轴图案208’的材料，但不移除介电层206的材料。蚀刻制程可为湿式蚀刻制程、干式蚀刻制程、或前述的组合。

在一实施例中，方法100可进行间隙壁特征216’的另一修整，以使关键尺寸(例如间隙壁特征216’的宽度w6)与最终图案所需的尺寸相匹配。在本制程中，同时修整间隙壁特征216’的两侧，借此可近乎相等地扩张宽度w4及w5。本实施例的一个优点为可在不影响最终图案的图案间距的情况下调整最终图案关键尺寸，借此同时达到一致的关键尺寸以及一致的图案间距。

在操作114中，方法100(图1)将间隙壁特征216’的图案移转至基材202。请参照图2i，利用间隙壁特征216’作为蚀刻罩幕来蚀刻介电层206及204，而得到图案化介电层206’及204’。间隙壁特征216’可能有部分或全部会在蚀刻制程中消耗。请参照图2j，至少利用图案化介电层206’及204’作为蚀刻罩幕来蚀刻基材202。在一实施例中，蚀刻作为基材202的上层的多晶硅层，以形成多晶硅特征202’。至少因为修整制程284，多晶硅特征202’具有实质均匀的关键尺寸与间距。在一实施例中，操作114包含湿式蚀刻制程、干式蚀刻制程、或前述的组合。

在操作116中，方法100(图1)继续进一步的操作，以形成最终图案或元件。在一实施例中，多晶硅特征202'是形成来作为栅极取代制程中的虚设栅极电极。为了推进本实施例，操作116可包含在多晶硅特征202’的侧壁上形成栅极间隙壁；在基材202中或基材202上邻近栅极间隙壁处形成源极/漏极特征；在基材202与多晶硅特征202’上方形成内层介电层；以及使用适当的蚀刻和沉积技术而以高介电常数金属栅极堆叠取代多晶硅特征202’。

在另一实施例中，多晶硅特征202’为用来形成鳍式场效晶体管的鳍状特征。为了推进本实施例，操作116可包含通过包含沉积，来以介电材料填充沟渠217与218，而在沟渠217及218中形成隔离结构；以及研磨(例如化学机械研磨)以除去多余的介电材料、且平坦化半导体基材的上表面的程序。操作116可还包含形成磊晶特征在鳍状特征202’上方、及/或其他适合的制造制程。

在方法100的实施例中，操作107、108及110可以各种顺序进行，以达到控制最终图案关键尺寸及间距的相同目的。为说明此点，图3绘示方法130的流程图，其中方法130为方法100的一实施例。请参照图3，在一实施例中，方法130在进行操作107(氧化间隙壁)之前，进行操作110(修整间隙壁)，操作107是在操作108(蚀刻间隙壁)之前进行。方法130在许多方面是相似于方法100，故为了简化的目的而省略或缩减。方法130简要地叙述如下。

在操作102中，方法130(图3)沉积介电层204、206及208在基材202上方，如图2a所示。在操作104中，方法130(图3)形成心轴图案208’，如图2b及2c所示。在操作106中，方法130(图3)沉积间隙层216在介电层206上方以及心轴图案208’上方，以及在心轴图案208’的侧壁上，如图2d所示。

方法130(图3)继续进行至操作110，以修整间隙层216。请参照图4a，操作110包含修整制程284，以缩减间隙层216沿着x方向的宽度。在本实施例中，修整间隙层216，以扩张间隙层216的相邻侧壁之间的空间w3，使其实质上与心轴图案208’的宽度w2相匹配。这可以如前述关于图2g所讨论的自动程序控制的一部分来执行。在一实施例中，修整制程284为等向性干式蚀刻制程。而且，修整制程284使用适当的蚀刻压力、电源功率、一种或多种蚀刻剂气体、以及特定的蚀刻时间，以适当地扩张空间w3。修整制程284的其他态样是相似于关于图2g所讨论的态样。

方法130(图3)继续进行至操作107，以在修整间隙层216后，氧化间隙层216。请参照图4b，操作107对间隙层216进行氧化制程280。在一实施例中，氧化制程280加厚或硬化间隙层216的肩部，如前述关于图2e所讨论。这是合乎需要的，修整制程284可能已缩减间隙层216在其肩部的高度。

方法130(图3)继续进行至操作108，以在间隙层216被氧化后，蚀刻间隙层216。请参照图4c，在一实施例中，操作108进行了非等向干式蚀刻制程282。蚀刻制程282移除了在心轴图案208’顶部以及介电层206顶部上的部分间隙层216，而得到位于心轴图案208’的侧壁上的图案化间隙层216’。图案化间隙层216’的相邻侧壁之间的沟渠217在沿着x方向上具有实质上与宽度w2相匹配的宽度w4。蚀刻制程282的其他态样是相似于关于图2f所讨论的态样。

在操作112中，方法130(图3)移除了心轴图案208’，如图2h所示。在操作114中，方法130(图3)蚀刻了介电层204及206以及基材202，如图2i及图2j所示。在操作116中，方法130(图3)形成最终图案或元件，如前所述。

在一些方法100的实施例中，操作107及108可包含一道以上的蚀刻及氧化制程。举例而言，一道蚀刻制程282有时候可能无法制作出间隙壁特征216’所需的外形，例如近乎垂直的侧壁。在这样的例子中，可进行其他使用不同蚀刻配方的蚀刻制程，以进一步对间隙壁特征216’塑形。此外，在每一道蚀刻制程之前，可进行使用相同或不同配方的氧化制程280，以加厚或保护间隙壁特征216’的肩部。为说明此点，图5绘示方法150的流程图，其中方法150为方法100的一实施例。

请参照图5，在一实施例中，方法150在操作107-1中进行了第一氧化制程，在操作108-1中进行了第一蚀刻制程，在操作107-2中进行了第二氧化制程，以及在操作108-2中进行了第二蚀刻制程。在多实施例中，方法150可进行两道或两道以上的蚀刻制程以及两道或两道以上的氧化制程。而且，在一系列的氧化与蚀刻制程之前或之后，方法150可进行操作110(修整间隙壁)。方法150的许多态样是相似于方法100的态样，故为了简化的目的而省略或缩减。方法150简要地叙述如下。

在操作102中，方法150(图5)沉积介电层204、206以及208在基材202上方，如图2a所示。在操作104中，方法150(图5)形成心轴图案208’，如图2b及2c所示。在操作106中，方法150(图5)沉积间隙层216在介电层206以及心轴图案208’的上方，以及心轴图案208’的侧壁上，如图2d所示。

方法150(图5)继续进行至操作107-1，以氧化间隙层216。请参照图6a，操作107-1对间隙层216进行第一氧化制程280-1。第一氧化制程280-1的许多态样是相似于关于图2e所讨论的氧化制程280的态样。

方法150(图5)继续进行至操作108-1，以蚀刻间隙层216。请参照图6b，操作108-1进行第一蚀刻制程282-1，以打开间隙层216。移除间隙层216位于心轴图案208’上以及介电层206上的部分，而得到在心轴图案208’的侧壁上的间隙壁特征216’。然而，本实施例的间隙壁特征216’并不具有所需的近乎垂直侧壁的外形。举例而言，间隙壁材料的小部分216-2残留在介电层206与间隙壁特征216’之间的角落(这也称为间隙壁基脚)。

方法150(图5)继续进行至操作107-2，以再次氧化间隙壁特征216’。请参照图6c，操作107-2对间隙壁特征216’进行第二氧化制程280-2。在一实施例中，第二氧化制程280-2沿着z方向加厚或强化间隙壁特征216’。第二氧化制程280-2的参数可相似于关于图2e所讨论的氧化制程280的参数。

方法150(图5)继续进行至操作108-2，以进一步蚀刻间隙壁特征216’。请参照图6d，操作108-2中使用与第一蚀刻制程282-1不同配方，进行第二蚀刻制程282-2。举例而言，蚀刻制程282-2可使用相较于蚀刻制程282-1较高的压力、较低的电源功率、较低的偏压电压、较低或不同的蚀刻剂气体流量、或前述的组合。蚀刻制程282-2制作出所需的间隙壁特征216’的外形，包含了移除间隙壁基脚216-2(如图6b所示)。

在操作110中，方法150(图5)修整了间隙壁特征216’，如图2g所示。在操作112中，方法150(图5)移除心轴图案208’，如图2h所示。在操作114中，方法150(图5)蚀刻介电层204及206以及基材202，如图2i及2j所示。在操作116中，方法150(图5)形成最终图案或元件，如前所述。

虽然并非意欲限制本发明，但本发明在集成电路的制造上提供了许多优势。举例而言，本发明的实施例提供了改善的心轴间隙壁图案化制程。本发明的实施例揭露了“先修整”技术，以调整相邻间隙壁特征之间的空间。这可个别调整最终图案的关键尺寸与间距，借此提供最终图案改善的关键尺寸均匀性以及间距均匀性。这为制程微调提供了有效率且有效的方法，且可很容易地整合至现有的制造流程。

在一示范态样中，本发明是针对一方法。此方法包含形成心轴图案在基材上方的图案层上方，以及形成间隙层在图案层及心轴图案上方，以及心轴图案的侧壁上。此方法还包含利用干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配。此方法还包含蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上。于修整间隙层以及蚀刻间隙层后，此方法还包含移除心轴图案。

在另一态样中，本发明是针对一种方法。此方法包含形成图案层在基材上方；形成心轴图案在图案层上方；以及形成间隙层在图案层与心轴图案上方，以及在心轴图案的侧壁上。此方法还包含利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配。此方法还包含利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得一图案化间隙层形成于心轴图案的侧壁上。此方法还包含在修整间隙层以及蚀刻间隙层后，移除心轴图案。此方法还包含在移除心轴图案后，将图案化间隙层的一图案移转至图案层。

在又一态样中，本发明是针对一种方法。此方法包含沉积图案层在基材上方；形成心轴图案在图案层上方；形成间隙层在图案层与心轴图案的上方，以及在心轴图案的侧壁上。此方法还包含对间隙层进行氧化制程；以及利用非等向性干式蚀刻技术来蚀刻间隙层，以暴露心轴图案以及图案层，使得图案化间隙层形成于心轴图案的侧壁上。此方法还包含利用等向性干式蚀刻技术修整间隙层，以使间隙层的相邻的侧壁之间的空间实质上与心轴图案在沿着一图案宽度方向上的尺寸相匹配。此方法还包含在进行氧化制程、修整间隙层以及蚀刻间隙层后，移除心轴图案。

上述已概述数个实施方式的特征，因此熟悉此技艺者可更了解本发明的态样。熟悉此技艺者应了解到，其可轻易地利用本发明作为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施方式相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本发明的精神和范围，且熟悉此技艺者可在不脱离本发明的精神和范围下，在此进行各种的更动、取代与修改。