芯片封装工艺以及芯片封装结构的制作方法

本发明涉及芯片封装技术领域，尤其涉及一种芯片封装工艺以及芯片封装结构。

背景技术：

在制造集成电路时，芯片通常在与其它电子装配件的集成之前被封装。早期应用较广泛的芯片封装工艺为引线键合封装工艺，即通过将芯片上的电极端子通过金属引线键合到引线框架上，然后塑封的封装方式。然而通过引线键合封装工艺形成的封装结构的面积较大，且封装性能收到金属引线电阻和寄生电容的影响而不能有效的提高。因此，随后倒装封装工艺应运而生，通过倒装封装工艺形成的倒装封装结构由于封装尺寸小，封装性能高而备受关注。

图1为通过倒装封装工艺形成的倒装封装结构示意图，芯片02通过位于其有源面上的导电凸块021电连接到引线框架01上，塑封料03包封芯片02并裸露出引线框架01的底部以作为与外部电路电连接的引脚。形成这种倒装封装结构的倒装封装工艺步骤包括芯片的粘贴、倒扣和塑封。如图2所示，将多块芯片02粘贴到封装载体00上的预定位置处，其中每一块芯片02的有源面的电子端子上设置导电凸块021，然后，将封装载体00上的芯片倒扣至如图3所示的已设定好的引线框架01上，从而使得导电凸块021与引线框架01上的的焊盘对应电连接，最后进行塑封形成塑封体03。然而，如图2所示，部分芯片02不能非常精准的粘贴到封装基板00上的预定位置处(虚线处)，这种粘贴时不可避免的偏差会使得芯片02倒扣至引线框架01上时，如图4所示，导电凸块021不能与引线框架上对应的焊盘电连接，从而可能引起封装结构的短路或断路的现象，影响了封装的可靠性。

此外，在上述倒装封装工艺中，由于将芯片02电连接到引线框架01之后再进行塑封，因此，当导电凸块021的尺寸较小时，塑封料很难以填充到芯片02与引线框架01之间的间隙里，需要采用工艺难度大的底部填充工艺，从而增加了工艺难度和制造成本。而且，由于芯片02与引线框架01之间需要采用导电凸块实现电连接，然而由于位于芯片02有源面的导电凸块具有一定的尺寸(通常会大于焊盘的尺寸)，当芯片有源面面上的电极端子数量越来越多时，这些电极端子的焊盘与焊盘之间的间距也会越来越小，从而无法在焊盘上制作焊球或导电凸块来实现与外部电路的电连接。

技术实现要素：

有鉴于此，本发明提供了一种芯片封装工艺以及芯片封装结构，以简化工艺复杂度、降低封装的成本、提高芯片封装的可靠性以及加大封装芯片的集成度。

一种芯片封装工艺，其特征在于，包括：

将至少一块芯片以有源面朝上的方式贴装于封装载体上，所述芯片的有源面上设置有电极焊盘；

形成包封所述芯片的包封体；

获取所述电极焊盘的位置数据，并存储所述位置数据：

根据所述位置数据，对所述包封体进行开口处理，以裸露所述芯片上的电极焊盘。

优选地，所述的芯片封装工艺还包括：

在获取所述位置数据之前，且在所述芯片贴装在所述封装载体之后，形成所述包封体。

优选地，在获取所述位置数据前，透过所述包封体可视所述电极焊盘。

优选地，用透明的绝缘材料包封所述芯片，以形成所述包封体。

优选地，所述封装载体上设置有定位标记。

所述位置数据表征所述电极焊盘相对所述定位标记的相对位置。

优选地，所述的芯片封装工艺还包括，在对所述包封体进行开口处理后，在所述包封体之上至少形成一层重布线层，以重新排布所述芯片的电极位置。

优选地，在所述包封体之上形成第一层所述重布线层的步骤包括：

在所述包封体上形成一层金属层，

在所述金属层表面形成一层光刻胶，

根据所述位置数据对待曝光图形进行修正，使得修正后的曝光图形与所述电极焊盘的位置相匹配，并根据修正后的曝光图形对所述光刻胶进行曝光，以获得图案化的光刻胶层，

以所述图案化的光刻胶层为掩模，对所述金属层进行蚀刻后去除所述光刻胶层，以形成所述第一层从布线层。

优选地，在所述包封体之上形成第一层所述重布线层的步骤包括：

在所述包封体上形成金属层，

在所述金属层表面形成一层光刻胶，

根据所述位置数据对待曝光图形进行修正，使得修正后的曝光图形与所述电极焊盘的位置相匹配，并根据修正后的曝光图形对所述光刻胶进行曝光，以获得图案化的光刻胶层，

以所述图案化的光刻胶层为掩模，所述金属层之上进行电镀，以形成图案化的电镀层，然后去除所述光刻胶层，

蚀刻掉被所述电镀层裸露部分的所述金属层，以形成所述第一层重布线层。

优选地，所述待曝光图形为激光直接成像机中的待曝光图形，所述激光直接成像机根据所述位置数据对所述待曝光图形进行所修正后，并将修正后的曝光图形直接扫描成像在所述光刻胶上，以获得所述图案化的光刻胶层。

优选地，所述的芯片封装工艺还包括，在最顶层重布线层的表面形成焊接层，所述芯片通过所述焊接层与外部相连。

优选地，所述封装载体包括封装基板和位于所述封装基板上的绝缘层，在形成所述焊接层之后，去除所述封装基板，并沿着预设定的切割道切割所述包封体和绝缘层，以形成至少一颗被绝缘材料包覆的芯片封装结构。

优选地，通过光学扫描定位的方法获取所述位置数据。

优选地，通过光学扫描定位的方法获取所述位置数据的步骤包括：

使所有所述芯片的轮廓上的颜色或形状突显，然后获取所述芯片的轮廓图像，最后对所述轮廓图像进行图像处理以获得所述位置数据；

或者，使所有所述电极焊盘中心点上的颜色或形状突显，然后获取所有所述电极焊盘的中心点构成的中心点图像，最后对所述中心点图像进行图像处理以获得所述位置数据。

优选地，所述的芯片封装工艺还包括，在将所述芯片贴装在所述封装载体之前，在所述电极焊盘上形成导电体，

在将所述包封体进行开口处理后，所述导电体被所述包封体裸露。

优选地，所述导电体为铜球，所述铜球与所述电极焊盘接触并电连接。

优选地，所述的芯片封装工艺还包括，在将所述芯片贴装在所述封装载体之前，在所述封装载体上形成至少两个所述定位标记，以用于确定一个坐标轴，

所述电极焊盘相对所述定位标记的相对位置为所述电极焊盘在所述坐标轴中的位置。

优选地，所述定位标记为定位孔或者为实心圆的焊盘。

优选地，对所述包封体进行开口处理的步骤包括：

根据所述位置数据和所述定位标记，定位出所述电极焊盘所在的位置，

在所述电极焊盘所在的位置处利用激光束对所述包封体进行开口处理，以去除所述电极焊盘上的所述绝缘材料。

优选地，所述的芯片封装工艺还包括，在获取所述位置数据之后，形成所述包封体。

优选地，利用激光钻孔机对所述包封体进行所述开口处理，对所述包封体进行开口处理的步骤包括：

所述激光钻孔机根据所述位置数据修正待钻孔图形，并根据所述修正后的钻孔图形对所述包封体进行钻孔，以将所述修正后的钻孔图形转移至所述包封体上，从而在所述包封体上形成裸露所述电极焊盘的开口。

一种根据上述任意一项所述的芯片封装工艺所制造的芯片封装结构。

由上可见，在本发明提供的芯片封装工艺和结构中，在芯片贴装到封装载体后，先获取芯片上的电极焊盘的位置数据，然后利用所获得电极焊盘的位置数据对包封所述芯片的包封体进行开口处理，以裸露出芯片的电极端子，最后将电极端子引出与外部电路电连接。因此所述封装工艺简单，通过所述工艺形成的封装结构制造成本低，可靠性和集成度均高。

此外，在本发明提供的芯片封装工艺中，在引出芯片的电极前，先形成用于保护芯片的包封体，芯片的电极通过位于包封体上重布线层引出与外部电连接。因此，本发明提供的芯片封装工艺，无需用于到底部填充工艺，工艺简单且成本低，而且由于无需使用导电凸块与引线框架电连接，因此本发明提供的芯片封装工艺适应超密间距的电极端子的芯片封装，有利于提高封装芯片的集成度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1为一种倒装封装结构示意图；

图2为芯片粘贴至封装载体上的结构示意图；

图3为引线框架的结构示意图；

图4为芯片倒扣至引线框架上的结构示意图；

图5a～5e为根据本发明实施例的芯片封装工艺中各个工艺步骤形成结构的剖面示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图5a～5e为根据本发明实施例的芯片封装工艺中各个工艺步骤形成结构的示意图。下面将结合图5a～5e具体阐述本发明提供的芯片封装工艺。为了能更好的展示各个工艺步骤中形成的结构，图5a与图5b为对应工艺步骤中形成结构的俯视图，而图5c、5d以及5e为对应工艺步骤中形成结构的局部剖面图。

依据本发明实施例提供的芯片封装工艺包括以下步骤：

步骤1：如图5a所示，其为芯片贴装工艺形成结构的俯视图，将至少一块芯片21以有源面朝上的方式贴装于封装载体11上，芯片的有源面设置有电极焊盘211，此外，封装载体11上还可以设置有定位标记111。

在将芯片21贴装在封装载体11之前，通常还需要在在封装载体11上形成至少两个所述定位标记111，以用于确定一个坐标轴。例如本实施例中的定位标记111有四个，分别位于封装载体11的四个角上。在本申请中，电极焊盘211相对定位标记111的相对位置是指电极焊盘211在由定位标记111确定的坐标轴中的位置。其中，定位标记111可以为定位孔，也可以为实心圆的焊盘。

步骤2：获取电极焊盘相对定位标记111的位置数据，并储存所述位置数据。

所述位置数据为电极焊盘211在步骤1里所述的坐标轴中的坐标参数，其表征了电极焊盘211相对定位标记111的相对位置。在本实施例中，通过光学扫描定位的方法获取所述位置数据。具体的，通过光学扫描定位的方法获取所述位置数据的步骤包括：

步骤21a：使所有芯片21的轮廓处的颜色或形状突显。例如，将贴装芯片21后的封装载体11放置在光学扫描定位设备中的光学扫描区，通过光学扫描设备的灯光照射，使得芯片21的轮廓处光照亮对或对比度比其它区域的要高，从而使芯片21的轮廓上的颜色或形状突显。

步骤22a：在芯片21的轮廓上的颜色突显后，获取芯片21的轮廓图像。例如，可以通过拍照或者光学扫描的方式获得所述轮廓图像。

步骤23a：对所获得的轮廓图像进行图像处理，以获得所述位置数据。

在其它实施例中，通过光学扫描定位的方法获取所述位置数据的步骤也可以为如下步骤：

步骤21b:使所有所述电极焊盘211中心点上的颜色或形状突显。使所述电极焊盘中心点上的颜色或形状突显的方法可以与步骤21a中的相同。

步骤22b:在电极焊盘211中心点的颜色突显后，获取电极焊盘211的的中心点构成的中心点图像。例如，可以通过拍照或者光学扫描的方式获得所述中心点图像。

步骤23b：对中心点图像进行图像处理，以获得所述位置数据。

步骤3：如图5b所示，用绝缘材料包封在芯片21上，以形成包封体31，且使包封体31裸露定位标记111。图5c为图5b中一个封装单元结构的剖面结构示意图，所述每一个所述封装单元由一个芯片21、位于该芯片21下的部分封装载体11以及包封该芯片21的包封体31构成。

用于形成包封体31的绝缘材料可以为塑封料，例如环氧塑封料，可以通过塑封工艺形成包封体31。此外，如图5c所示，芯片21与封装载体11直接还设置有粘接层213，且在本实施例中，封装载体11包括封装基板112和位于所述封装基板上的绝缘层113，所述绝缘层可以为塑封料，即所述绝缘层113与所述包封体31的形成材料可以相同。因此，在步骤1中，芯片21通过粘接层213粘贴在封装载体11上的预定位置处。在本实施例中，形成包封体31的材料为不透明的塑封料，则包封体31是不透明的，因此，在形成包封体前，需要先获取电极焊盘相对定位标记111的位置数据。

而在依据本发明的另一实施例中，包封体31也可在获取电极焊盘211相对定位标记111的位置数据之前，且芯片21贴装在封装载体11之后形成，即上述实施例中的步骤2与步骤3的顺序可以调换。在这种情况下，为了更好的获取所述位置数据，所述包封体31的至少一部分是透明的，所述至少一部分包括位于所述电极焊盘211上的这一部分，从而使得在获取所述位置数据之前，透过所述包封体31可视所述电极焊盘，以便于后续工艺步骤中能更好的获取所述位置数据。为了实习透过所述包封体31可视所述电极焊盘这一目的，可以采用透明的绝缘材料来包封芯片21，以形成包封体31。在一些其它实施例中，形成包封体31的方式可以为：先先用不透明的绝缘材料囊封(即不完全包封)芯片21形成囊封体，所述囊封体裸露出所述电极焊盘211，然后再在所述囊封体之上，用透明材料形成一层覆盖电极焊盘211的覆盖体，所述囊封体与覆盖体共同构成所述包封体31。步骤4：如图5d所示，根据步骤2中所存储的位置数据和定位标记111(图5d中为示出)，对包封体31进行开口处理，以去除电极焊盘211上方的用于构成包封体的绝缘材料。

由于在步骤4中需要对包封体31进行开口处理，为了防止开口的过程中，会损伤到芯片21上的电极焊盘211，从而损坏芯片21中的器件，如图5a～5e所示，本发明提供的芯片封装工艺步骤还可以进一步包括：在将芯片21贴装在封装载体11之前，在芯片21的电极焊盘211上形成导电体212，所述导电体在步骤3之后，也被包封体31包封。导电体212可以为铜球，铜球212直接形成于电极焊盘211上，即与电极焊盘211相接触并电连接。由于有铜球212的保护，就算对包封体31进行开口时，就算开口深度比预设定的稍微深点，也不会对电极焊盘211造成损坏。

在步骤4中，对包封体进行开口的具体步骤包括：

步骤41：根据步骤2中所存储的位置数据和所述定位标记，定位出所述电极焊盘所在的位置。

步骤42：在所定位出的电极焊盘所述在的位置处利用激光束对所述包封体31进行开口处理，以去除所述电极焊盘上的所述绝缘材料。

在对包封体31进行开口处理时，为了使确保芯片能够与重布线层之间实现电连接，必须得保证去除电极焊盘211之上的所有绝缘材料，因从而使得开口后，电极焊盘211上的导电体212被包封体31裸露，以用于与后续形成的重布线层电连接。

在依据本发明的另一实施例中，可利用激光钻孔机对包封体31进行所述开口处理，其具体步骤为：使所述激光钻孔机根据所述位置数据修正待钻孔图形，并根据所述修正后的钻孔图形对包封体31进行钻孔，以将所述修正后的钻孔图形转移至包封体31上，从而在包封体31上形成裸露电极焊盘211的开口。

步骤5：如图5e所示，在包封体31上至少形成一层重布线层，例如重布线层41，以重新排布芯片21的电极位置。每一层所述重布线层均为图案化的金属层，相连的两层重布线层之间彼此电连接，其中，最底层的所述重布线层与所述电极焊盘211电连接。在包封体31之上形成第一层所述重布线层的具体步骤可以包括：

步骤51a：在包封体31上形成一层金属层，该金属层至少包括一层金属，且该金属层由经包封体31上的开口与电极焊盘211电连接。

步骤52a：在步骤51形成的金属层表面形成一层光刻胶。

步骤53a：根据所述位置数据对待曝光图形进行修正，使得修正后的曝光图形与所述电极焊盘的位置相匹配，并根据修正后的曝光图形对所述光刻胶进行曝光，以获得图案化的光刻胶层。

步骤54a：以所述图案化的光刻胶层为掩模，对所述金属层进行蚀刻后去除所述光刻胶层，以形成所述第一层从布线层。

此外，在包封体31之上形成第一层所述重布线层的具体步骤还可以包括：

步骤51b：在包封体31上形成一层金属层，该金属层至少包括一层金属，且该金属层由经包封体31上的开口与电极焊盘211电连接。

步骤52b：在步骤51形成的金属层表面形成一层光刻胶。

步骤53b：根据所述位置数据对待曝光图形进行修正，使得修正后的曝光图形与所述电极焊盘的位置相匹配，并根据修正后的曝光图形对所述光刻胶进行曝光，以获得图案化的光刻胶层。

步骤54b：以所述图案化的光刻胶层为掩模，在所述金属层之上进行电镀，以形成图案化的电镀层，然后去除所述光刻胶层，

步骤55b：蚀刻掉被所述电镀层裸露部分的所述金属层，以形成所述第一层重布线层。

需要注意的是，步骤53a与53b中所述的待曝光图形是预先设定好的用于映射到光刻胶层上的图形，可以为将底片上的图形通过投影映射到光刻胶上的图形，也可以为激光直接成像机扫描到所述光刻胶上的激光直接成像图形，而根据位置数据修正待曝光图形是指：根据所述位置数据获取芯片21贴装在封装载体11上的偏移量(芯片21实际贴装的位置与预设贴装位置的偏差)，再获得所述偏移量后，将所述待曝光图形进行相应的位置偏移，使得映射在所述光刻胶上的曝光图形的位置与芯片21的电极焊盘211的位置更加匹配，提高了所述重布线层相对于电极焊盘211的对准度。

采用底片绘制曝光图形，再将底片上的曝光图形通过影像转移到光刻胶上的方式工艺复杂且生产效率低。因此，为了简化工艺，提高效率，在本实施例中，采用激光直接成像机来直接形成所述曝光图形。所述待曝光图形在激光直接成像机中预先设定好的曝光图形，所述激光直接成像机根据所述位置数据对所述待曝光图形进行所修正后，并将修正后的曝光图形直接扫描成像在所述光刻胶上，以获得所述图案化的光刻胶层。

步骤6：步骤5中形成的重布线层中的最顶层的重布线层的表面形成焊接层(图5e中未标记)，芯片21通过所述焊接层与外部相连。外部可以指其它器件或者电路印刷版等。

步骤7：完成步骤6后，去除封装基板112，并沿着预设定的切割道切割所述包封体31和绝缘层113，从而形成至少一颗被步骤3中所述绝缘材料包覆的芯片封装结构，如图5e所示。

此外，本发明还提供了一种根据本发明实施例的芯片封装工艺形成的芯片封装结构，该结构可以如图5e所示。

在本发明提供的芯片封装工艺中，由于在芯片21贴装后，获取并存储芯片上的电极焊盘211的位置数据，随后根据所获得位置数据来定位芯片焊盘211所在位置来对包封体31进行开口处理，以实现芯片电极的引出。因此，在本发明提供的芯片封装工艺中，贴装芯片21时的偏差不会对封装的可靠性造成影响。例如，如图5a所示，第一行的第二块芯片21与第二行的第三块芯片21在贴装到封装载体11上时，均偏离了预定的贴装位置，则芯片21上的电极焊盘211也偏离了预先设定的位置。但是，由于在步骤2中获取的电极焊盘211的位置数据是在芯片21贴装后获取的，因此，在步骤4中对包封体31进行开口处理时，根据所述位置数据和定位标记的位置可以精准的定位处电极焊盘211的位置，从而可以将芯片21的电极端子裸露在包封体31之外，进而通过重布线层与外部电连接。由此可见，采用本发明提供的芯片封装工艺形成的芯片封装结构不会出现短路或断路的现象，因而具有较高的封装可靠性。

此外，在本发明提供的芯片封装工艺中，在引出芯片21的电极前，先形成用于保护芯片的包封体31，芯片21的电极通过位于包封体21上重布线层41引出与外部电连接，而不像现有的倒装工艺那样需要通过导电凸块将芯片的电极引出到引线框架上。因此，本发明提供的芯片封装工艺，无需用于到底部填充工艺，工艺简单且成本低，而且由于无需使用导电凸块与引线框架电连接，因此本发明提供的芯片封装工艺适应超密间距的电极端子的芯片封装，有利于提高封装芯片的集成度。

由上可见，本发明提供的芯片封装工艺和结构中，在芯片贴装到封装载体后，先获取芯片上的电极焊盘的位置数据，然后利用所获得电极焊盘的位置数据对包封所述芯片的包封体进行开口处理，以裸露出芯片的电极端子，最后将电极端子引出与外部电路电连接。因此所述封装工艺简单，通过所述工艺形成的封装结构制造成本低，可靠性和集成度均高。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。