电子封装件及其制法的制作方法

本发明关于一种半导体封装技术，特别是指一种晶圆级封装技术。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(waferlevelpackaging，简称wlp)的技术。

如图1a至图1d，其为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1a所示，形成一热化离型胶层(thermalreleasetape)11于一承载件10上。

接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用面12a与非作用面12b，各该作用面12a上均具有多个电极垫120，且各该作用面12a黏着于该热化离型胶层11上。

如图1b所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。

如图1c所示，进行烘烤制程以硬化该封装胶体13，而同时该热化离型胶层11因受热后会失去黏性，故可一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的作用面12a。

如图1d所示，进行线路重布层(redistributionlayer，简称rdl)制程，形成一线路重布结构14于该封装胶体13与该半导体元件12的作用面12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电元件16。最后进行切单制程。

然而，现有半导体封装件1的制法中，由于该线路重布结构14上的绝缘保护层15会覆盖于后续切单制程的切割道l上，故当进行切单制程时，需额外进行曝光、显影及蚀刻等制程以移除该切割道l上的绝缘保护层15的材料，导致该半导体封装件1的制作成本高，且该切割道l上易残留该绝缘保护层15的材料，而影响切割品质。

此外，该绝缘保护层15的边缘易造成切割时的误认，因而造成良率上的损失及信赖性问题。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，避免切割位置超出误差范围及产品损耗问题。

本发明的电子封装件包括：绝缘层；电子元件，其嵌埋于该绝缘层中；介电层，其形成于该绝缘层与该电子元件上；线路层，其形成于该介电层上并电性连接该电子元件；以及止挡层，其形成于该介电层中并围绕该线路层。

本发明亦提供一种电子封装件的制法，其包括：提供一嵌埋有电子元件的绝缘层；形成介电层于该绝缘层上；以及形成电性连接该电子元件的线路层于该介电层上，且形成围绕该线路层的止挡层于该介电层中。

前述的电子封装件及其制法中，该电子元件外露于该绝缘层的第二侧。

前述的电子封装件及其制法中，该止挡层为导体。

前述的电子封装件及其制法中，该止挡层为环形。

前述的电子封装件及其制法中，该止挡层电性连接该线路层的接地部。

前述的电子封装件及其制法中，还包括形成增层结构于该介电层与该线路层上，且该止挡层还形成于该增层结构中。例如，该止挡层的纵剖面形状呈迭杯状或柱状。

由上可知，本发明的电子封装件及其制法，通过于该介电层中形成该止挡层，以令该止挡层作为切割路径的对位标的，故相比于现有技术，本发明无需额外进行曝光、显影及蚀刻等制程，因而能降低制作成本，且能避免切单制程的切割位置超出误差范围及良率不佳的问题。

此外，该止挡层也可作为密封环结构，以阻挡水气进入该介电层内部，而能避免该线路层氧化。

又，于该线路层的周围形成该止挡层，以于切单过程中或切单后受到外力碰撞时，该止挡层能阻挡外力向内延伸至该线路层，因而有效避免该线路层损毁，故能提升产品良率及产品的可靠度。

附图说明

图1a至图1d为现有半导体封装件的制法的剖面示意图；以及

图2a至图2d为本发明的电子封装件的制法的剖面示意图；

图2e为图2d的后续制程的剖面示意图；

图3a为图2b的另一实施例的局部放大图；

图3b为图2b的局部上视图；以及

图4a至图4b为本发明的电子封装件的制法的另一实施例的剖面示意图。

符号说明：

1半导体封装件10,20承载件

11热化离型胶层12半导体元件

12a,22a作用面12b,22b非作用面

120,220电极垫13封装胶体

14线路重布结构15,253绝缘保护层

16,26导电元件2,4电子封装件

200离形层201结合层

21,41止挡层22电子元件

23绝缘层23a第一侧

23b第二侧24线路结构

240,250介电层241,251线路层

242,252导电盲孔25增层结构

260凸块底下金属层3电子装置

40穿孔s切割路径

l切割道。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

请参阅图2a至图2d，其为本发明的电子封装件2的制法的剖面示意图。

如图2a所示，提供一具有相对的第一侧23a与第二侧23b的绝缘层23，且该绝缘层23中嵌埋有至少一电子元件22。

于本实施例中，形成该绝缘层23的材质为模封材(moldingcompound)、干膜(dryfilm)、聚对二唑苯(poly-p-polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)ajinomotobuild-upfilm(abf)、环氧树脂(expoxy)或光阻材。

此外，该电子元件22为主动元件、被动元件或其组合者，其中，该主动元件为半导体晶片，而该被动元件为电阻、电容及电感。例如，该电子元件22为半导体晶片，其具有相对的作用面22a与非作用面22b，该作用面22a具有多个电极垫220，且该电子元件22的非作用面22b齐平该绝缘层23的第二侧23b。应可理解地，于其它实施例中，该绝缘层23的第二侧23b可覆盖该电子元件22的非作用面22b；或者，该电子元件22倒置，即该电子元件22的非作用面22b外露该绝缘层23的第一侧23a，且该绝缘层23的第二侧23b齐平或覆盖该作用面22a。

又，该绝缘层23与该电子元件22的制作方式繁多，例如，该绝缘层23以铸模成型(molding)或压合(laminate)方式形成者，但并不限于此方式。具体地，可先将多个电子元件22设于支撑件(图略)上，再形成用以包覆该些电子元件22的绝缘层23，之后将该绝缘层23的第二侧23b结合于一承载件20上，才移除该支撑件。或者，先将多个电子元件22以其非作用面22b设于该承载件20上，再形成用以包覆该些电子元件22的绝缘层23。

另外，该承载件20上可依序形成有一离形层200与一结合层201，使该绝缘层23的第二侧23b与该电子元件22的非作用面22b结合于该结合层201上。具体地，该离形层200例如为热化离型胶(thermalreleasetape)、光感离形膜或机械离形结构，且该结合层201如黏着材。

如图2b所示，进行线路重布层(redistributionlayer，简称rdl)制程，以形成一线路结构24于该绝缘层23的第一侧23a与该电子元件22上，且该线路结构24电性连接该电子元件22，并形成一止挡层21于该线路结构24上。

于本实施例中，该线路结构24包含一介电层240及设于该介电层240上的一线路层241，且该线路层241通过延伸于该介电层240中的导电盲孔242电性连接至该电子元件22的电极垫220。

此外，该止挡层21设于该介电层240中且贯穿该介电层240以接触该绝缘层23的第一侧23a，或如图3a所示的该止挡层21未贯穿该介电层240，且该止挡层21为导体，使其可与该线路层241一同制作；或者，该止挡层21与该线路层241不同制程制作。因此，该止挡层21的材质与该线路层241的材质可相同(如铜)或不相同。

又，该止挡层21的纵剖面形状为上宽下窄的形状，如杯状，但不限于上述。

另外，该止挡层21的整体平面形状为环形，如图3b所示，以围绕该线路层241的周围，且图3b所示的虚线用以表示该电子元件22的平面轮廓。应可理解地，该止挡层21的轮廓与数量不限于图3b中所示，亦可为其它数量或其它形状的轮廓。

如图2c所示，持续进行线路重布层(rdl)制程，以形成一增层结构25于该线路结构24上，且该止挡层21还形成于该增层结构25中，并形成多个导电元件26于该增层结构25上。

于本实施例中，该增层结构25具有一绝缘保护层253、多个介电层250、形成于该些介电层250上的线路层251、及设于该些介电层250中的多个导电盲孔252，且通过该些导电盲孔252电性连接该些线路层241,251，而该绝缘保护层253形成于最外侧的介电层250与线路层251上，以令该最外侧的线路层251部分表面外露于该绝缘保护层253，从而供结合该些导电元件26于该线路层251外露的部分表面上。

此外，该止挡层21设于该介电层250中，其可与该线路层251一同制作，使该止挡层21的材质与该线路层251的材质可相同或不相同，且该些止挡层21所组成的纵剖面形状呈迭杯状(即以窄端堆迭于宽端上)。

又，于制作该些线路层251及其同层的止挡层21时，下层的止挡层21可作为上层的线路层251与止挡层21的对位，以利于黄光制程(例如，图案化该线路层251与导电盲孔252的制程)的进行。

另外，该导电元件26为焊球、金属凸块或金属柱等，且于形成该导电元件26前，可先于该线路层251外露的部分表面上形成凸块底下金属层(underbumpmetallurgy，简称ubm)260，以利于结合该导电元件26。

如图2d所示，移除该承载件20、离形层200及该结合层201，使该电子元件22的非作用面22b外露于该绝缘层23的第二侧23b。之后，沿如图2c所示的切割路径s进行切单制程，以完成该电子封装件2的制作，故于后续制程中，如图2e所示，可将该电子封装件2通过该些导电元件26结合至一如电路板的电子装置3上。

于本实施例中，该止挡层21可选择性地电性连接该线路层241,251的接地部，以令该止挡层21作为电磁干扰(electromagneticinterference，简称emi)的屏蔽(shielding)结构的接地使用。

于另一实施例中，如图4a至图4b所示的电子封装件4，其为先制作该线路结构24与该增层结构25(未形成该绝缘保护层253)，再贯穿各该介电层240,250以形成至少一穿孔40，之后形成填充材(如金属材)于该穿孔40中以作为止挡层41，使该止挡层41贯穿该线路结构24与该增层结构25，或不贯穿线路结构24且其纵剖面形状呈柱状。最后，形成该绝缘保护层253与导电元件26，并进行切单制程。

本发明的制法通过于该介电层240,250中形成该止挡层21,41，以令该止挡层21,41作为切割路径s的对位标的，故相比于现有技术，本发明的制法无需额外进行曝光、显影及蚀刻等制程，因而能降低制作成本，且能避免切单制程的切割位置超出误差范围及良率损失的问题。

此外，该止挡层21,41也可作为密封环结构，以阻挡水气进入该介电层240,250内部，因而能避免该线路层241,251氧化。

又，于该线路层241,251的周围形成该止挡层21,41，以于切单过程中或切单后受到外力碰撞时，通过该止挡层21,41阻挡外力向内延伸至该线路层241,251，因而能避免该线路层241,251损毁，故能提升产品良率及产品的可靠度。

本发明提供一种电子封装件2,4，包括：一绝缘层23、一电子元件22、一介电层240、一线路层241以及一止挡层21,41。

所述的电子元件22嵌埋于该绝缘层23中。

所述的介电层240形成于该绝缘层23及该电子元件22上。

所述的线路层241形成于该介电层240上并电性连接该电子元件22。

所述的止挡层21,41位于该介电层240中并围绕该线路层241而为环形。

于一实施例中，该止挡层21,41为导体。

于一实施例中，该止挡层21,41电性连接该线路层241的接地部。

于一实施例中，所述的电子封装件2,4还包括一增层结构25，其形成于该介电层240与该线路层241上，且该止挡层21,41还形成于该增层结构25的介电层250中。例如，该止挡层21的纵剖面形状呈迭杯状、或该止挡层41的纵剖面形状呈柱状。

综上所述，本发明的电子封装件及其制法，通过该止挡层的设计，以作为切割路径的对位标的而能避免切单制程的切割位置超出误差范围及良率损失的问题，且能作为密封环结构，以阻挡水气进入该介电层内部而避免该线路层氧化，并阻挡外力向内延伸至该线路层而避免损毁该线路层，故能提升产品良率及产品的可靠度。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。