半导体装置及其制造方法与流程

本发明涉及半导体工艺技术领域，尤其涉及半导体装置及其制造方法，更具体地，涉及背照式(backillumination)互补金属氧化物半导体(complementarymetaloxidesemiconductor，简称cmos)图像传感器装置及其制造方法。

背景技术：

现有的背照式cmos图像传感器的一种典型的结构如图1所示，其包括半导体基板100，基板100具有正表面和背表面。其中，正表面中形成有多个像素区域，每个像素区域包括诸如光电二极管等传感器元件102和隔离结构106，以及与像素区域相邻的例如mos器件等其他器件104。其他器件104的栅极1042和有源区上具有通孔和接触件1044，分别用于连接多层互连结构1046(即形成接触件之后的后端工序(backendofline，简称beol)中的金属层)至栅极1042和有源区。各层互连层之间具有电介质层112。背照式cmos图像传感器被配置为从基板100的背面侧接收入射的光，因此需要将将基板从背面进行减薄，在减薄的过程中，会对半导体基板100背表面造成缺陷和损伤108(defectanddamage)。因此，需要对减薄后的基板背表面进行离子注入掺杂，通过在掺杂区域110形成pn结来将缺陷和损伤108进行隔离。在注入掺杂剂后，还需要进行激光退火熔化半导体衬底的背表面，来激活掺杂的杂质。由此带来了以下问题：

如果激光退火工艺中激光强度不足，缺陷和损伤就不能被完全隔离，从而会进入传感器元件102中，从而带来暗电流(darkcurrent)的问题；

如果激光退火工艺中激光强度过强，激光能量会透过半导体基板100进入多层互连结构1046中，并且熔化的半导体基板产生的热辐射也会进入多层互连结构1046中，破坏了多层互连结构中的金属层。

技术实现要素：

本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。

根据本发明的一个方面，提供一种半导体器件的制造方法，包括：提供基板结构，基板结构包括：半导体基板，基板具有正表面和背表面，以及在基板的正表面中形成有像素区域，像素区域中形成有多个像素，每个像素包括传感器元件；在基板正表面中的像素区域之上形成金属反射层；从基板的背面对基板进行减薄；以及对减薄后的基板背表面进行掺杂并进行激光退火，其中，传感器元件被配置为用于接收从基板背表面侧入射的光。

在一个实施例中，在基板正表面中的像素区域之上形成金属反射层的步骤包括：在基板正表面中的像素区域之上以隔着绝缘电介质的方式形成金属反射层。

在一个实施例中，形成金属反射层的步骤包括：在基板正表面上形成第一层间电介质层以覆盖基板正表面；刻蚀第一层间电介质层以在第一层间电介质层中形成在像素区域上方且与像素区域隔离开的凹陷；以金属材料填充凹陷以形成金属反射层。

在一个实施例中，还包括：在基板结构的除像素区域之外的部分上形成多层互连结构，多层互连结构的各层之间填充有层间电介质。

在一个实施例中，金属反射层是电位浮置的，并且比任何其他金属部件更靠近与该金属反射层相邻的像素区域。

在一个实施例中，传感器元件包括感光元件。

在一个实施例中，基板的正表面上形成有到有源区的接触件，以及形成金属反射层的步骤包括：在基板正表面上形成第一层间电介质层以覆盖基板正表面；刻蚀第一层间电介质层以在第一层间电介质层中形成在像素区域上方且与像素区域隔离开的凹陷，以及在接触件上方与接触件接触的凹陷；以金属材料填充凹陷以形成金属反射层和第一互连层，其中第一互连层为多层互连结构中的第一层。

在一个实施例中，还包括：在基板正表面的除像素区域之外的部分上形成多层互连结构中除第一互连层外的其它互连层，其中多层互连结构的各层之间填充有层间电介质。

在一个实施例中，从基板的背面对基板进行减薄，使得多层互连结构上表面到基板背表面之间的距离低于4微米。

在一个实施例中，半导体基板为p型基板，掺杂利用p型掺杂剂进行。

在一个实施例中，金属反射层的材料为钨、铝或铜。

在一个实施例中，金属反射层的厚度为2000-5000埃。

根据本发明的另一方面，提供一种半导体器件，包括：基板结构，基板结构包括：半导体基板，半导体基板具有正表面和背表面，以及在基板的正表面中形成有像素区域，像素区域中形成有多个像素，每个像素包括传感器元件；以及金属反射层，金属反射层位于基板正表面中的像素区域之上，其中，基板背表面掺杂有杂质，传感器元件被配置为用于接收从基板背表面侧入射的光。

在一个实施例中，还包括多层互连结构，多层互连结构位于基板正表面的除像素区域之外的部分，各层之间填充有层间电介质。

在一个实施例中，金属反射层是电位浮置的，并且比任何其他金属部件更靠近与该金属反射层相邻的像素区域。

在一个实施例中，传感器元件包括感光元件。

在一个实施例中，多层互连结构上表面到基板背表面之间的距离低于4微米。

在一个实施例中，半导体基板为p型基板，基板背表面掺杂的杂质为p型杂质。

在一个实施例中，金属反射层的材料为钨、铝或铜。

在一个实施例中，金属反射层的厚度为2000-5000埃。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其他特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：

图1为现有技术中的半导体装置的示意图。

图2为根据本发明一个实施例的半导体装置的制造方法的示意流程图。

图3-图9c示意性地示出了根据本发明的实施例的半导体装置的制造过程若干阶段的示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图2为根据本发明一个实施例的半导体装置的制造方法的示意流程图。图3-图9c示意性地示出了根据本发明的实施例的半导体装置的制造过程若干阶段的示意图。下面将结合图2和图3-9c来进行说明。

如图2所示，在步骤201，提供半导体基板。

如图3所示，半导体基板300具有正表面和背表面。其中半导体基板300的材料可以包括硅、锗、锗硅、砷化镓等，基板300还可以包括p型或n型掺杂区域。在基板300的正表面中形成有像素区域，在像素区域中形成有多个像素，每个像素包括传感器元件302。传感器元件302可以包括例如光电二极管等感光元件。

基板300还可以包括在其正表面中用于进行器件隔离(例如，用于各传感器元件302像素之间隔离)的隔离部件306。隔离部件306可以包括例如浅槽隔离(sti)部件或本领域中已知的其他隔离结构。

在一个实施例中，基板300可以为p型基板。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来形成本发明的基板结构，因此，在此不再就形成该基板结构及其工艺的细节进行详细说明。

回到图2，在步骤203，在基板正表面中的像素区域之上形成金属反射层。应理解，这里所述的“a在b之上”包括a直接在b上的情况以及在a和b之间还存在中间部件或层的情况。

在一种实现方式中，在基板正表面中的像素区域之上以隔着绝缘电介质的方式形成金属反射层。在一个具体实例中，金属反射层314可以通过如下方式来形成。如图4a所示，在基板结构上形成第一层间电介质层308以覆盖基板正表面。然后，例如利用图形化的掩模309，刻蚀第一层间电介质层308，以在第一层间电介质层308中形成在像素区域上方且与像素区域隔离开的凹陷310，如图5a所示。之后，用金属材料填充凹陷310，在凹陷310中形成金属反射层314。可选的，在用金属材料填充凹陷310后还可以进行化学机械平坦化(cmp)步骤，使得金属反射层314的顶部与第一层间电介质层308的顶部基本平齐。用于形成金属反射层314的材料可以包括钨、铝或铜。得到的金属反射层314与基板300正表面中的像素区域之间隔着绝缘电介质(即第一层间电介质层308)，如图6a所示。

在某些实现方式中，还可以在基板正表面中的像素区域之上仅以电位浮置的方式形成金属反射层。在一个具体实施例中，金属反射层314通过如下方式来形成。如图4b所示，在基板结构上形成第一层间电介质层308以覆盖基板正表面。然后，例如利用图形化的掩模309，刻蚀第一层间电介质层308，以在第一层间电介质308中形成在像素区域上方多个相互隔离的凹陷310。可以刻蚀至像素区域顶部，从而像素区域顶部作为凹陷310的底部，如图5b所示。之后，用金属材料填充多个相互隔离的凹陷310，在凹陷310中形成金属反射层314。可选的，在用金属材料填充凹陷310后还可以进行化学机械平坦化(cmp)步骤，使得金属反射层314的顶部与第一层间电介质层308的顶部基本平齐。用于形成金属反射层314的材料可以包括钨、铝或铜。得到的金属反射层314是电位浮置的，如图6b所示。

在另一种实现方式中，在基板300正表面中还形成有与像素区域(或传感器元件)相邻的用于其它器件的区域，其它器件可以包括mos/cmos器件等各种无源和有源的在像素区域外的微电子器件。图6c中示出了mos器件作为示例。该mos器件包括：栅极结构3042，作为源区和漏区之一的掺杂区304，作为源区和漏区中的另一个的掺杂区302。应理解，为了图示的清楚和简明，这里仅示意性地示出了栅极结构而并未示出栅极结构的细节。本领域技术人员将容易地理解，栅极结构包括在有源区上的栅极电介质层、在栅极电介质层上的栅极、以及至少在栅极两侧的用于栅极的间隔物等。

在某些实施例中，可以在第一电介质层308中形成在像素区域上方且与像素区域隔离开的凹陷的同时，形成在接触件/通孔3044上方与其接触的凹陷，用于在之后的beol工艺步骤中形成多层互连结构中的第一互连层。之后，用金属材料填充上述凹陷，以形成金属反射层314以及多层互连结构3046中的第一层，即第一互连层，如图6c所示。接着，形成多层互连结构3046中的其它互连层，各层之间填充有层间电介质。得到的金属反射层314是电位浮置的，并且比其他任何金属部件(如多层互连结构3046)更靠近与其相邻的像素区域。在一个具体实施例中，形成的金属反射层314的厚度可以为2000-5000埃。

在某些替代实施例中，可以先形成金属反射层314，之后形多层互连结构3046中的各层。多层互连结构3046的各层之间填充有层间电介质。在该实现方式中，金属反射层314可以选择与多层互连结构3046不同材料的金属，从而在之后激光退火工艺步骤可以更好的反射热辐射，防止多层互连结构3046由于高温出现损坏影响器件性能。在一个具体实施例中，形成的金属反射层314可以是如图6b所示的与像素区域顶部接触的多个相互隔离电位浮置的金属反射层，也可以是如图6c所示的在基板正表面中的像素区域之上，并且与其隔着绝缘电介质(即第一电介质层308)。

接着，回到图2，在步骤205，从基板的背面对基板进行减薄。

在一种实现方式中，将如图6a和图6b的结构从背面对基板进行减薄后得到的器件结构分别如图7a和7b所示，在基板300的背表面上形成有缺陷和损伤316。即，传感器元件302被配置为用于接收从基板背表面侧入射的光。应理解，可以利用本领域中已知的方法、工艺步骤等来从背面对基板进行减薄。

在另一种实现方式中，可以将基板减薄至多层互连结构3046上表面到基板背表面之间的距离低于4微米，如图7c所示。

最后，回到图2，在步骤207，对减薄后的基板背表面进行掺杂并进行激光退火。

在一种实现方式中，分别如图8a、8b和8c所示，半导体基板300为p型基板，对其利用p型掺杂剂掺杂，从而在基板的背表面中形成一层掺杂层318。之后，进行激光退火，激活p型杂质，从而将缺陷和损伤316进行隔离，分别如图9a、9b和9c所示。由于存在金属反射层314，因此可以在激光退火中反射从半导体基板背表面入射的激光，还可以反射基板背表面的半导体材料熔化产生的热辐射，从而减小在激光退火过程中对多层互连结构3046(即beol中的多层金属层)的损伤，更充分的激活基板背表面中的p型杂质，进而有效降低暗电流，改善了器件性能。

应理解，本公开还教导了一种半导体装置，包括：

基板结构，基板结构包括：半导体基板，半导体基板具有正表面和背表面，以及在基板的正表面中形成有像素区域，像素区域中形成有多个像素，每个像素包括传感器元件；以及金属反射层，金属反射层位于基板正表面中的像素区域之上，其中，基板背表面掺杂有杂质，传感器元件被配置为用于接收从基板背表面侧入射的光。

在一个实现方式中，还包括多层互连结构，多层互连结构位于基板正表面的除像素区域之外的部分，各层之间填充有层间电介质。

在一个实现方式中，金属反射层是电位浮置的，并且比任何其他金属部件更靠近与该金属反射层相邻的像素区域。

在一个实现方式中，传感器元件包括感光元件。

在一个实现方式中，多层互连结构上表面到基板背表面之间的距离低于4微米。

在一个实现方式中，半导体基板为p型基板，基板背表面掺杂的杂质为p型杂质。

在一个实现方式中，金属反射层的材料为钨、铝或铜。

在一个实现方式中，金属反射层的厚度为2000-5000埃。

至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。