一种氮化鎵基异质结肖特基二极管结构的制作方法

本发明涉及一种氮化鎵基异质结肖特基二极管结构，更具体地说是涉及一种氮化鎵基异质结的高电子迁移率肖特基二极管半导体器件结构。

背景技术：

碳化硅和氮化镓被誉为第三代半导体，它们将为半导体带来技术性的革命。之前，这些宽禁带半导体已被研发了数拾年，一直至2002年左右，英飞凌公司推出600v的肖特基二极管，宣布碳化硅正式开始提供有实用价值的产品。之后，栅控场效应碳化硅晶体管也开始投放市场，从事碳化硅功率器件有关的生产厂家也愈来愈多，就产品技术方面来看，当时期的碳化硅是比氮化镓成熟，然而氮化镓没有停下研发步伐，於2008年左右，一些公司如美国的ir，美国的transform，日本的东芝也开始相继提供氮化镓功率器件的样品。之后，美国的epc，日本的富士通，松下，rohm，接着有st，onsemi和ti等公司也相继推出他们的氮化鎵产品。在这些公司的推动下，整个氮化鎵功率器件的生态环境大为改善，从氮化镓的外延，工艺制作，封装，驱动集成电路和应用等方面都日趋成熟。一般认为，从现在的情况来看，击穿电压在1200伏或以下的宽禁带半导体器件市场，将会是ganhemt为主导，大于1200伏的则是碳化硅的天下。

氮化镓(gan)是宽禁带半导体材料，比硅有更大的击穿电场特性和高的电子饱和漂移速度，总的来说，gan是可以用來制造高频和高压大功率半导体器件的优良材料。

氮化镓(gan)基异质结材料是延续了gan材料的高击穿电场、高电子饱和漂移速度等优点。algan/gan是gan基异质结材料中的主要结构代表，其中algan为宽禁带材料，gan为窄带材料，两者形成i型异质结，二维电子气(2deg)位于异质结界面的gan一侧，是目前半导体材料和器件研究领域中的热点。

由于氮化镓(gan)单晶衬底过于昂贵和不成熟，一般(gan)基器件是不使用垂直结构，而是使用横向结构的。用氮化鎵(gan)制造的高压横向器件的结构一般如图1所示，由于氮化镓的掺杂工艺未成熟，尤其是p型掺杂，不容易控制，一直至今，图1的结构仍未有商业化的产品，相比之下，用algan/gan半导体材料形式成异质结，从而形成高电子迁移率晶体管(hemt)器件，其基本结构如图2所示，与其它半导体材料，如algaas/gaas相比，algan/gan材料制造出的hemt器件有更好的电学性能，因为用於制造器件的纤锌矿结构gan为iii族氮化物的六方晶体结构，是一种带隙宽并具有强压电、铁电性的半导体材料，这晶体结构缺少反演对称性，呈现很强的极化效应，包括自发极化和压电极化，压电系数比其它iii-v族、ii-vi族半导体材料大1个数量级以上，自发极化强度也很大，由于iii族氮化物材料能隙相差悬殊，异质结构界面导带存在巨大能带偏移，形成深量子阱。基于强极化诱导作用和巨大能带偏移，iii族氮化物异质结构界面可形成一强量子局域化的高浓度二维电子气系统。如典型的algan/gan异质结构，其algan势垒层中压电极化强度为传统algaas/gaas异质结构中的5倍之多，高性能二维电子气具有极其重要的技术应用价值。algan/gan体系作为一典型的gan基异质结构，在微波功率，高温电子器件和军事领域等具有极为重要的应用价值。

功率器件一般可以承受高的反偏置电压和大的正向导通电流，不同的功率器件有不同的规格，其所能承受的反偏置电压和正向电流是不同的。纵向功率器件在区域结构上可分为有源区和终端区，终端区一般是在外围紧接着有源区的边缘。横向功率器件没有终端区，只有有源区，有源区为电流从高电压电极流至低电压电极的流动区域，所以，当横向器件处于反偏置时，有源区(即从高电压电极至低电压电极之间的区域)需要用来承受从高电压电极至低电压电极之间的反偏置电压，有顾及此，横向器件在设计上除了减少导通电阻，减少寄生电容等等，还要兼顾击穿电压的要求，在反偏置时，从高电压电极至低电压电极之间需要形成耗尽区来承受反偏置的电压，要承受相当的反偏置电压便要相当宽度的耗尽区，在耗尽区域中，半导体材料间的电荷要平衡，在耗尽时要求几乎没有净电荷残留，否则耗尽区便无法扩展开來承受施加其上的反偏置的电压。

现时的氮化镓功率器件，有从低压(小于100伏)至高压(200伏至1200伏)的d-mode场效应晶体管，或e-mode场效应晶体管，或是高压(400伏至1200伏)的肖特基二极管，都是hemt结构。这些器件的结构简单，相对于碳化硅来说，氮化镓的algan/ganhemt的前序工艺较为容易，前序工艺从所指的是包括从外延层材料完成后至芯片割切之前。现时一般的常用的hemt结构是不用掺杂n型区，也不用掺杂p型区，器件的典型横切面结构如图2所示。这些器件的导通电阻和开关特性都比硅器件好很多，具典型的第三代半导体器件的优异特性。可是，这些器件有一重大缺点，就是不论是源极，栅极还是漏极，没有一个电极能有效快速地接收在algan/gan之间在击穿时产生的空穴。在某些应用下，尤其是驱动马达时，器件是无法避免有瞬间是处于击穿状态的，在击穿时，器件内会产生大量的电子空穴对，在高压偏置下，电子会跑到漏极被欧姆接触的漏极吸收接走了，空穴卻停留在栅极和源极周围，因为图2的栅极和源极都无法有效迅速地接走空穴，在高压反偏置下，这些停留在栅极和源极周围的空穴会导致器件烧毁失效。现时很多氮化鎵器件是避开了会有击穿发生的应用，它们主要用作射频功率放大器或是功率因数校正(pfc)的应用，但是氮化鎵功率器件最终是要克服这问题的，要不然，它的应用前景会大受限制。

技术实现要素：

本发明所揭示的algan/ganhemt结构可以避免以上的缺点，能使器件不论因动态引起的还是靜态时发生的击穿，击穿时所产生的空穴都能被有效地接走，不会停留在器件內，从而使得器件可以安全地被使用在一些有击穿发生的应用，如驱动马达的应用。

本发明所用的基本器件原理是使击穿发生在肖特基金属极(阳极anode)周围附近，避免击穿过早发生在某些局部的小区域内，然后透过放置在这周围的p型区域收集击穿时产生的电子空穴对中的空穴並把这些空穴传至阳极金属。本发明在工艺上会透过离子注入或浸没式离子注入或外延层生长方法把p型区域引进在氮化镓表面上，在设计上会透过版图和工艺流程使场板和p型区域放置在恰当的地方，场版能使电场不过分集中在器件某一局部小范围而导致过早击穿，放置在阳极金属接触孔下外延层表面上周围附近恰当位置的p型区域可以帮助有效地使电场均匀地分布，而且可以帮忙接收击穿时产生的电子空六对中的空穴。

一般的氮化鎵基异质结肖特基二极管结构包括氮化鎵基异质结材料中的宽禁带材料(如势垒层algan)与窄禁带材料gan形成i型异质结，二维电子气(2deg)位于异质结界面的gan一侧，其中至少有一肖特基金属极即阳极(anode)在氮化鎵外延层表面上，肖特基金属极处的金属与氮化鎵外延层表面形成肖特基金属接触，接触势垒使肖特基金属极在正向偏置时能吸收从阴极(cathode)发射过来的电子，反向偏置时会阻挡电子进入阳极从而使得肖特基二极管为单一载流子的二极管器件，n型二极管的主要载流子为电子，其中阴极的金属与氮化鎵外延层为欧姆接触，实施本发明有多种方案，以下是实施各方案的主要步骤。

方案一：如图3和图4所示，器件的肖特基金属极(即阳极)处上有场板，这场板使得阳极附近的电场能较为均匀分布，其中至少有一p型区域被放置在肖特基金属极之下氮化鎵外延层表面处，这p型区域从半导体外延层表面延续至氮化鎵表面之下，深度大于0.1微米，肖特基金属极处的金属与p型区域的接触部分为金属/p型区的欧姆接触或接近欧姆接触，与非p型区域外延层表面接触为金属/氮化鎵帽层或是金属/algan层或氮化鎵的是肖特基接触。

方案二：如图5所示，与方案一类同，不同之处是除了方案一所述的p型区域(1)外，至少有一p型区域(11)被放置在肖特基金属极之下氮化鎵外延层表面处周围附近，这p型区域从半导体外延层表面延续至氮化鎵表面之下，深度大于0.1微米，这p型区域(11)没有被连接至任何电极，这p型区域(11)主要是用来使肖特基接触附近的电场更加均匀分布，减少肖特基势垒受到局部电场的压力，从而使在反向偏置时漏电流减少。

方案三：如图6和图7所示，与方案一类同，不同之处是在p型区中至少有一部分区域，在其中的外延层氮化鎵之上的外延层algan或是氮化镓层/algan外延层被清除掉，以至肖特基金属极里有一部分金属在这区域里能直接接触到p型区氮化鎵外延层表面，并与p型区域的接触部分为金属/p型区的欧姆接触或接近欧姆接触，金属与非p型区域外延层表面接触为金属/氮化鎵帽层或是金属/algan层或氮化鎵的是肖特基接触。

方案四：如图8和图9所示，与以上各方案类似，主要不同之处是肖特基金属中的金属与半导体的接触不完全一样。这方案中的肖特基金属极内有一部分金属(9)，这部分金属(9)与p型区域的接触为金属/p型区的欧姆接触或接近欧姆接触，这部分金属(9)与外延层表面非p型区域的接触是金属/n型区的欧姆接触或接近欧姆接触，肖特基金属极另一部分(即非(9)部分)与外延层表面的接触为肖特基金属/半导体接触，换言之，这方案四里有三种不同的金属/半导体接触：金属与p型区域形成金属/p型半导体的欧姆接触或接近欧姆接触，这接触用作接走在击穿时产生的电子空穴对里的空穴；另一种是金属与外延层表面非p型区域的接触，这是金属/n型半导体的欧姆接触或接近欧姆接触，用作正向导通时(即阳极为正偏置)注入电子，增加导通时载流子密度，使导通能力更强；第三种是金属与外延层表面非p型区域的接触，这为金属/n型半导体的肖特基接触，作为肖特基二极管的主要接触，在正向偏置时能吸收从阴极发射过来的电子，反向偏置时会阻挡电子进入阳极从而使得肖特基二极管为单一载流子的二极管器件。

以上各方案的p型区也可被用来作芯片之间的隔离作用，这样就可以省掉用作隔离之用的挖槽步骤。

附图说明

附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制：

图1是氮化镓横向器件结构的横切面示意图；

图2是有gan帽层的氮化鎵基异质结肖特基二极管结构的横切面示意图；

图3阳极处有p型区域的氮化鎵基异质结肖特基二极管结构的横切面示意图；

图4方案一中阳极处有p型区域的肖特基二极管结构的横切面示意图；

图5方案二中阳极处有p型区域的肖特基二极管结构的横切面示意图；

图6方案三中阳极处有p型区域的肖特基二极管结构的横切面示意图；

图7方案三中的氮化鎵基异质结肖特基二极管结构的横切面示意图；

图8方案四中阳极处有p型区域的肖特基二极管结构的横切面示意图；

图9方案四中的氮化鎵基异质结肖特基二极管结构的横切面示意图；

图10是本发明实施例在完成所有外延层的横切面示意图；

图11是本发明实施例在gan帽层/algan/gan上完成开孔刻蚀的横切面示意图；

图12是本发明实施例在表面完成p型区的横切面示意图；

图13是本发明实施例在完成沉积阴极电极金属的横切面示意图。

图14是本发明实施例在完成肖特基电极金属(阳极)的横切面示意图。

参考符号表：

1p型区域

2ain缓冲层

3氮化鎵(gan)外延层

4algan外延层

5氮化鎵(gan)帽层

6介质层

7阳极

8阴极

9阴极中的部分金属能与p型区或n型区形成欧姆接触

10蓝宝石衬底

11不与任何电极连接的p型区域

12氮化鎵(gan)外延层中有源区中的resurfn的型区

具体实施方式

本发明可用于各种各样的iii氮异质结的hemt结构中，现举一有关横向氮化鎵基异质结肖特基二极管功率器件实施例来介绍本发明的其中一种应用。实施例中主要是介绍如何使用本发明的其中一种方案(方案一)的工艺方法，至於表面钝化层，金属引缐和晶圆片的磨薄等步骤从略。

实施例：

如图10所示，用mocvd方法在蓝宝石衬底(0001)方向上外延生长得到从衬底往上依次包括200nmain缓冲层、3um非故意掺杂的gan层、25nm无掺杂的势垒层al(0.25)ga(0.75)n和2.5nm非故意掺杂的gan帽层。

如图11所示，在gan表面积淀光刻涂层，利用p型区域开孔掩模版暴露出部分外延层的表面，p型区域开孔掩模版的开孔大小宽度为0.1um至3.0um，开孔形状可为各种几何图案如正方形、圆形和长方形等，然后对gan帽层/algan/gan采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀，刻蚀气体为c12/bcl3，刻蚀暴露出的外延表面，直至暴露出algan底下的gan层被刻蝕掉最少0.1微米深，然后去掉光刻涂层。

如图12所示，用mocvd方法在衬底上的外延表面生长一层p型外延层，厚度大于0.05微米，p掺杂浓度高于1×10¹⁶/cm³，然后利用光刻涂层和掩模版並采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀刻蝕掉p型区以外的p型外延层。

如图13所示，在表面沉积介质层，介质层可以是氮化硅，二氧化硅等，介质层厚度为1000a至5000a之间，在介质层表面积淀光刻涂层，利用接触孔掩模版暴露出部分介质层的表面，然后对介质层采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀，刻蚀气体为c12/bcl3，直至暴露出介质层底下部分的p型区域gan层和部分的gan帽层，然后通过电子束蒸发方法，将四层金属：ti(200a)/al(800a)/ni(200a)/au(1000a)组成的欧姆接触金属蒸发至材料结构表面，然后藉著剥离工艺把不需要的金属去掉，只在接触孔留下所需金属，接着经850℃、30秒的快速热退火处理，从而使接触孔中的金属形成良好的欧姆接触电极。

如图14所示，在表面积淀光刻涂层，利用肖特基金属极(即阳极)开孔掩模版暴露出部分介质层的表面，然后对介质层采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀，刻蚀气体为c12/bcl3，直至暴露出介质层底下部分的gan帽层或部分的algan层或部分的n型gan层，然后通过电子束蒸发方法将ni(500a)/al(2000a)组成的金属蒸发至材料结构表面，然后藉著剥离工艺把不需要的金属去掉，接着经500℃、30秒的快速热退火处理，从而使接触孔中的ni金属/外延层表面形成良好的肖特基接触。

最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造各种iii氮异质结的hemt器件(例如，异质结场效应晶体管(hemtfet)或肖特基二极管)，本发明可用于制备100v至2000v的半导体功率分立器件，本发明的实施例是以n型沟道器件作出说明，本发明亦可用于p型沟道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。