抗闩锁晶体管的制作方法

本公开总体上涉及晶体管器件，特别涉及具有绝缘栅电极的场效应控制晶体管器件。

背景技术：

具有绝缘栅电极的场效应控制晶体管器件（诸如mosfet或igbt）被广泛用作汽车、工业、家用或消费电子应用中的电子开关。这些晶体管器件具有在几十伏特和几百伏特直到几千伏特之间的电压阻断能力。具有绝缘栅电极的场效应控制晶体管器件包括第一掺杂类型（导电类型）的源极区，其处于与第一掺杂类型互补的第二掺杂类型的本体区中。第一导电类型的漂移区靠近本体区并且位于本体区和漏极区之间。栅极电极邻近本体区，通过栅极电介质与本体区介质绝缘，并且用来控制源极区和漂移区之间的本体区中的导电沟道。这种类型的晶体管器件通常被称为mos（金属氧化物半导体）晶体管器件，尽管栅极电极不一定包括金属并且栅极电介质不一定包括氧化物。

在mos晶体管器件中，源极区、本体区和漂移区形成寄生（本征）双极型晶体管，其中本体区形成该双极型晶体管的基极区。该寄生双极型晶体管可以在过载状况下接通。这些过载状况的示例包括雪崩击穿、宇宙辐射、过电流（与mos晶体管串联连接的负载中的短路）、以及连接到mos晶体管的负载的整流（commutation）。接通寄生双极型晶体管促使mos晶体管接通，以使得mos晶体管无意间接通并且不可再受到栅极电极的控制。寄生双极型晶体管的这种接通通常被称为闩锁并且可导致对器件的不可逆转的破坏（如果没有从外部限制负载（漏极-源极）电流的话）。即使mos晶体管的源极区和本体区通过金属化变短，本体区（即在双极型晶体管的基极和发射极之间）中的电压降也会发生并且导通寄生双极型晶体管。

因此，存在对生产不容易闩锁的鲁棒晶体管器件的需要。

技术实现要素：

一个示例涉及一种方法。该方法包括：在半导体本体中的第二掺杂类型的本体区中形成第一掺杂类型的源极区，以及形成与本体区中的源极区邻近的第二掺杂类型的低阻区。形成源极区包括经由半导体本体的第一表面将第一掺杂类型的掺杂剂粒子掩膜注入到本体区中，并且注入第一掺杂类型的掺杂粒子包括倾斜注入。

另一示例涉及具有至少一个晶体管单元的晶体管器件。该至少一个晶体管单元包括：在半导体本体中，第二掺杂类型的本体区中的第一掺杂类型的源极区、漏极区、和邻近本体区且被布置在本体区和漏极区之间的第一掺杂类型的漂移区；本体区中的且邻近源极区的第二掺杂类型的低阻区；以及通过栅极电介质与源极区和本体区介质绝缘且被布置在半导体本体的第一表面上的栅极电极。源极区和栅极电极之间的重叠长度大于70纳米，并且低阻区沿着垂直于第一表面且通过栅极电极边缘的线的掺杂轮廓包括高于1e19cm^-3的最大值。

附图说明

下面参考附图来解释示例。附图用来图示某些原理，使得仅图示为理解这些原理所必须的方面。附图并未按比例。在附图中，相同的参考字符表示相似的特征。

图1示出根据一个示例的晶体管器件的截面的垂直横截面视图；

图15a-15b图示用于在图5a-5d中示出的方法中使用的半导体本体中产生补偿区的方法的另一示例。

图14a-14b图示用于在图5a-5d中示出的方法中使用的半导体本体中产生补偿区的方法的一个示例；以及

图13是晶体管器件的一个截面的放大视图；

图12图示利用不同间隔部厚度产生的晶体管器件中的固有双极结型晶体管的鲁棒性；

图11图示根据图5a-5d中示出的方法产生的晶体管器件的以及根据常规方法产生的晶体管器件的阈值电压的变化；

图10a-10d图示用于形成源极区的四重（四模式）注入过程；

图9a-9b图示用于形成源极区的双重（双模式）注入过程；

图8a-8b图示图5a-5d中示出的方法的修改；

图7a-7b图示根据另一示例的用于形成图5c中示出的间隔部的方法；

图6a-6b图示根据一个示例的用于形成图5c中示出的间隔部的方法；

图5a-5d图示用于在图1中示出的类型的晶体管器件中形成源极区和低阻区的方法的一个示例；

图4示出图1中示出的类型的晶体管器件的截面以图示在晶体管器件中固有双极结型晶体管（bjt）的存在；

图3示出具有多边形晶体管单元的晶体管器件的顶视图；

图2示出具有条带晶体管单元的晶体管器件的顶视图；

在下面的详细描述中，对附图进行参考。附图形成该描述的一部分并且通过图示来示出可在其中实践本发明的具体实施例。要理解，除非另外明确指明，这里描述的各种实施例的特征可彼此组合。

具体实施方式

图1示出晶体管器件的垂直横截面视图，并且更具体地是具有绝缘栅电极的场效应控制晶体管器件。该晶体管器件包括半导体本体100和半导体本体100中的有源器件区。半导体本体100可包括常规半导体材料，诸如硅（si）、碳化硅（sic）、砷化镓（gaas）、氮化镓（gan）等等。有源区包括源极区12、本体区11、漂移区14和漏极区15。例如，源极区12是第一掺杂类型（导电类型）的，本体区11是与第一掺杂类型互补的第二掺杂类型（导电类型）的，并且漂移区14是第一掺杂类型的。本体区11将源极区12与漂移区14分开。漂移区14邻近本体区11并被布置在本体区11和漏极区15之间。漂移区14可邻近漏极区15。根据另一示例（在图1中用虚线图示），具有与漂移区14相同的掺杂类型但具有不同掺杂浓度的场截止区16被布置在漂移区14和漏极区15之间。

参考图1，栅极电极21邻近本体区11并且通过栅极电介质22与本体区11介质绝缘。在图1中示出的示例中，电介质和栅极电极21被布置在半导体本体100的第一表面101上，并且在半导体本体100的第一横向方向x上，该第一横向方向x沿着本体区11从源极区12延伸到漂移区14的延伸到第一表面101的截面。布置在半导体本体表面上的这种类型的栅极电极通常被称为平面栅极电极。该栅极电极21可包括常规的栅极电极材料（诸如金属）或高掺杂多晶半导体材料（诸如多晶硅）。栅极电介质22可包括常规的栅极电介质材料，诸如氧化物、氮化物或其组合。

漏极区15电（欧姆地）连接到漏极节点d，栅极电极21电连接到栅极节点g，并且源极区12和本体区11电连接到源极节点s。仅在图1中示意性地图示漏极节点d、栅极节点g和源极节点s。源极区12和本体区11通过源极电极31电连接到源极节点s。

图1中示出的晶体管器件是垂直晶体管器件。也就是说，源极区12和漏极区15在半导体本体100的垂直方向z上彼此隔开。垂直方向z是垂直于第一表面101的方向。第一横向方向x（源极区12和漂移区14的截面沿着第一横向方向x彼此隔开）基本上平行于第一表面101。

参考图1，该晶体管器件还包括第二掺杂类型的低阻区13。该低阻区13与第一表面101隔开，在垂直方向z上邻近源极区12，并且在第一横向方向x上沿着源极区12的一部分延伸。此外该低阻区13邻近源极电极31。在下面参考本文中的图4来解释低阻区13的功能。

晶体管器件可包括多个相同的晶体管单元。在图1中用实线绘制了仅一个这样的晶体管单元。在图1中用虚线示出附加的晶体管单元。每个晶体管单元都包括源极区12、主体区11和低阻区13，其中两个相邻的晶体管单元可共享一个本体区11。该多个晶体管单元可共享漂移区14、漏极区15和可选的场截止区16。通过使源极区12和本体区11连接到源极节点s且使栅极电极21连接到栅极节点g来将单独的晶体管单元并联连接。

可选地，晶体管器件另外包括与第一掺杂类型互补的第二掺杂类型的补偿区17（在图1中用虚线图示）。该补偿区17邻近漂移区14并且被连接到源极节点s。在图1中示出的示例中，补偿区17邻近本体区11以便补偿区17经由本体区11和低阻区13连接到源极节点s。具有补偿区的晶体管器件（诸如图1中示出的）通常被称为超结晶体管器件或补偿器件。

图2示出根据图1中示出的晶体管器件的一个示例的水平横截面视图。该晶体管器件的布局可以被称为条带布局。在该示例中，至少一个晶体管单元是伸长的晶体管单元（条带单元），以使得源极区12和本体区11在半导体本体的第二横向方向y上是伸长的器件区。该第二横向方向y基本上垂直于参考图1解释的第一横向方向x。因此，在伸长的晶体管单元中，低阻区13是伸长的器件区，并且栅极电极21（图2中没有示出）在第二横向方向y上沿着源极区12和本体区11延伸。漂移区14将若干个晶体管单元的本体区11分开。

图3示出根据图1中示出的晶体管器件的另一示例的水平横截面视图。该晶体管器件的布局可以被称为多边形布局。在该示例中，至少一个晶体管单元是多边形晶体管单元，以使得本体区11本质上是多边形并且源极区12具有与本体区11相同的多边形类型的多边形环的形式。栅极电极21（图3中没有示出）是在本体区11上具有与本体区11相同的多边形类型的多边形开口的平面电极。漂移区14将若干个晶体管单元的本体区11分开。在图3中示出的示例中，“多边形”意指“长方形”。然而，这仅是示例。还可以使用其他多边形，诸如例如五边形、六边形或甚至圆形。

晶体管器件可以被实施为n型晶体管器件或p型晶体管器件。通过源极区12的掺杂类型来限定晶体管器件的类型。在n型晶体管器件中，源极区12和漂移区14是n掺杂的，而本体区11和低阻区13是p掺杂的。在p型晶体管器件中，源极区12和漂移区14是p掺杂的，而本体区11和低阻区13是n掺杂的。此外，晶体管器件可以被实施为mosfet（金属氧化物半导体场效应晶体管）或igbt（绝缘栅双极型晶体管）。在mosfet中，漏极区15具有与源极区12相同的掺杂类型，以使得漏极区15在n型晶体管器件中是n掺杂的，并且在p型晶体管器件中是p掺杂的。在igbt中，漏极区15具有与源极区12的掺杂类型互补的掺杂类型。在逆导型（rc）igbt中，漏极区可包括与漂移区相同的掺杂类型的发射极短路。

例如，从在1e18cm^-3和1e21cm^-3之间的范围选择源极区12的掺杂浓度，从在1e13cm^-3和1e17cm^-3之间的范围选择漂移区14的掺杂浓度，从在1e15cm^-3和1e19cm^-3之间的范围选择本体区11的掺杂浓度，并且从与源极区12的掺杂浓度相同的范围选择漏极区15的掺杂浓度。

上文解释的晶体管器件是电压控制晶体管器件，其根据栅极节点g和源极节点s之间的电压vgs的电压水平而接通或断开。该电压vgs在下文中被称为栅-源电压。当栅-源电压vgs的电压水平达到促使栅极电极21通过场效应在源极区12和漂移区14之间的主体区11中生成反型沟道的阈值水平时，该晶体管器件接通。该阈值水平在下文中被称为阈值电压vth。当晶体管器件接通并且在漏极节点d和源极节点s之间施加电压时，该反型沟道能够分别使在漏极区15和源极区12或者漏极节点d和源极节点s之间的电流进行流动。漏极节点d和源极节点s之间的电压在下文中被称为漏-源电压。

在主体区11和漂移区14之间，以及在漂移区14和可选的补偿区17之间，晶体管器件包括pn结。当栅-源电压vgs的电压水平低于阈值电压vth（以使得本体区11中不存在导电沟道）时，并且在漏极节点d和源极节点s之间施加使pn结反向偏置的电压时，该晶体管器件处于断开状态。例如，在栅-源电压vgs低于阈值电压vth且漏-源电压为正电压（也就是说漏极节点d具有比源极节点s更高的电势）的情况下，n型晶体管器件处于断开状态。在正常操作条件下，在晶体管器件的断开状态中，漏-源电压的电压水平可以增大至所谓的电压阻断能力。该电压阻断能力取决于晶体管器件的专门设计并且可以高达几百伏特（v），例如600v、800v或1200v。

由于第一掺杂类型的源极区12、第二掺杂区的本体区11和第一掺杂类型的漂移区14，晶体管器件固有地包括双极结型晶体管（bjt），其通常被称为固有bjt或寄生bjt。图4示出了在那里示出该bjt的一个晶体管器件的放大视图。特别地，在图4中示出该bjt以及其互连的电路符号。参考图4，本体区11形成bjt的基极区，源极区12形成发射极区，并且漂移区14形成bjt的集电极区。因此，bjt的集电极-发射极路径被连接在漂移区14和源极电极31之间，经由低阻区13，bjt的基极区也被连接到源极电极31。低阻区13形成bjt的基极区和源极区31之间的电阻。该电阻由图4中的电阻器的电路符号来表示。仅用于说明目的，图4中示出的bjt被绘制为npn晶体管。也就是说，假定源极区12和漂移区14是n型区，并且本体区11和低阻区13是p型区。

当在漏极节点d和源极节点s之间存在使漂移区14和本体区11之间的pn结反向偏置的电压并且栅-源电压vgs的电压水平低于阈值电压vth时，晶体管处于断开状态。在断开状态，当在漂移区14中生成电荷载流子对（电子-空穴对）时bjt可接通。例如，当晶体管器件经历电过压（过载）状况时可以生成那些电荷载流子对。那些过压状况可包括由高于电压阻断能力的漏-源电压引起的雪崩击穿、连接到晶体管器件的感性负载的整流、连接到晶体管器件的负载的短路、或者撞击漂移区的宇宙辐射。

为了解释的目的，假定晶体管器件是n型晶体管器件并且在漏极节点d和源极节点s之间施加正的漏-源电压，以使得在源极电极31处的电势低于分别在漂移区14和漏极区15的电势。在这种情况下，根据在漂移区14中生成的电荷载流子对，电子朝向漏极区15流动并且空穴流过本体区11和低阻区13朝向源极电极31流动。通过碰撞电离，那些电荷载流子对可生成其他的电荷载流子对，以使得发生倍增效应。从本体区11流到源极电极31（其还是bjt的发射极节点）的电荷载流子引起本体区11（其还是bjt的基极区）和源极电极31（其还是bjt的发射极节点）之间的电压降。在图4中该电压降被标记为vbe。当该电压的电压水平达到bjt的阈值电压时，bjt接通以使得在晶体管器件不被栅-源电压vgs控制的情况下电流可以在源极区12和漂移区14之间流动。这被称为闩锁。由于电流流过bjt，所以本体区11和源极电极31之间的电压保持高于bjt的阈值电压，以使得只要在漏极节点d和源极节点s之间存在电压bjt就保持接通。因此，期望增加bjt抵抗这些事件的鲁棒性。为了“增加bjt的鲁棒性”意指防止bjt的基极-发射极电压变得比bjt的阈值电压更高。这包括优化位于源极区12下方的低阻区13。

图5a-5d示出用于产生使得结果得到的本征bjt具有高鲁棒性的源极区12和低阻区13的方法的一个示例。图5a、5c和5d示出在不同方法步骤期间，包括本体区11、漂移区14的邻近截面和可选补偿区17的邻近截面的一个晶体管单元的截面的垂直横截面视图。图5b示出晶体管单元的顶视图。

参考图5a，该方法包括经由第一表面101将第一掺杂类型的掺杂剂粒子注入到本体区11中。注入掺杂剂原子包括使用注入掩膜210。该注入掩膜210被布置在第一表面101上，覆盖漂移区14的延伸到第一表面101的那些截面，并且覆盖本体区11的一部分。注入掩膜210可包括栅极电极21（如图中所示）或者可以是在该过程中稍后移除的掩膜。下面参考图8a-8b来解释后者。注入第一掺杂类型的掺杂剂粒子包括倾斜注入。“倾斜注入”是一种在其中将掺杂剂粒子注入到本体区11中的方向不与第一表面101垂直并因此不与垂直方向z平行的注入。作为代替，注入方向相对于垂直方向z倾斜，以使得掺杂剂粒子在注入掩膜下面部分地注入到本体区11中。根据一个示例，从10°和45°之间（特别地在20°和40°之间）的范围选择注入方向和垂直方向z之间的角度α。该角度可以被称为倾斜角。限定掺杂剂粒子被注入的方向的注入矢量i（图5a中所示）包括平行于垂直方向z的垂直分量和平行于第一表面101的横向分量。

在图5b中示出注入矢量的横向分量ix，图5b示出半导体本体在注入期间的顶视图。根据一个示例，注入矢量的横向分量ix垂直于栅极电极210的边缘211。仅为了解释的目的，该横向分量ix平行于图5b中示出的示例中的第一横向方向x。可选地，在注入过程之前在第一表面101上形成散射层220（诸如氧化物层），以使得通过散射层220将掺杂剂粒子注入到本体区11中。

在图5a中，参考字符12'表示第一掺杂类型的掺杂剂粒子被注入到其中的区。除了注入掺杂剂粒子之外，形成源极区12包括电激活所注入的掺杂剂粒子的退火过程。例如，从850°c和950°c之间的范围选择该退火过程中的温度，并且从30分钟到2个小时之间的范围选择持续时间。根据一个示例，激活源极区12的掺杂剂原子的退火过程是激活本体区11的掺杂剂原子的前一退火过程的附加。在形成源极区12之前形成本体区11可包括使用与图5a中示出的相同的注入掩膜210来注入掺杂剂原子以及退火过程。该退火过程被选取以使得它不仅激活所注入的掺杂剂原子而且还将掺杂剂原子沿横向方向扩散到注入掩膜210下面。

参见图5c，该方法还包括在源极区12下方形成低阻区13，如从第一表面101来看。形成低阻区13包括经由第一表面101将第二掺杂类型的掺杂剂粒子注入到本体区11中。注入这些第二掺杂类型的掺杂剂粒子包括使用注入掩膜210以及至少形成在该注入掩膜210的侧壁上的间隔部230。在图5c中，d表示分别邻近第一表面101或散射层221的区中的间隔部130的厚度。例如，从100纳米和500纳米之间的范围（特别地在200纳米和400纳米之间的范围）选择间隔部厚度。

选择此注入过程中的注入能量以使得第二掺杂类型的掺杂粒子比第一掺杂类型的掺杂剂粒子更深地注入到半导体本体100中。除了注入掺杂剂粒子之外，形成低阻区13包括电激活所注入的掺杂剂粒子的退火过程。例如，从在850°c和950°c之间的范围选择该退火过程中的温度，并且从在30分钟到2个小时之间的范围选择持续时间。该退火过程是上文提到的激活源极区12的掺杂剂原子的退火过程的附加。

例如，形成源极区12的第一掺杂类型的掺杂剂粒子包括砷离子和磷离子中的至少一个，并且可从在60kev和180kev之间的范围选择注入能量。形成低阻区的第二掺杂类型的掺杂剂粒子可包括硼离子。根据一个示例，选择第二类型掺杂粒子的注入能量以使得这些掺杂粒子比第一掺杂类型粒子被注入得更深150nm，但是比第一掺杂类型粒子更深不多于500nm。

参考图5d，该方法还包括形成与源极区12和低阻区13接触的源极电极31。形成源极电极31可包括将沟槽蚀刻到第一表面101中以及在该沟槽中形成源电极31。该源电极31可包括常规的源电极材料，诸如例如金属或高掺杂多晶半导体材料（诸如多晶硅）。

图5c中示出的间隔部230防止第二掺杂类型的掺杂剂粒子被注入到太靠近注入掩膜边缘211的本体区11中。在本文下面更详细地解释使用这样的间隔部230的原因。可以使用各种类型的间隔部。图6a-6b以及图7a-7b示出如何产生间隔部230的两种不同方法。

根据图6a-6b中示出的一个示例，形成间隔部230包括在半导体本体100的第一表面101和注入掩膜210上形成一个层230'，以及蚀刻该层230'，以便保持层230'仅沿着注入掩膜210的边缘211，在那里其形成间隔部。例如，层230'是氧化物层并且形成层230'包括热氧化和沉积过程之一。例如，蚀刻过程是各向异性蚀刻过程。在该过程中形成的间隔部230可以被称为氧化物间隔部。

根据图7a-7b中示出的另一示例，形成间隔部230包括在半导体本体100的第一表面101和注入掩膜210上形成抗蚀剂层230'，以及构造该抗蚀剂层230'，以使得在与注入掩膜210的边缘211间隔开的抗蚀剂层中存在开口232。抗蚀剂层230的在注入掩膜210的开口和边缘之间的区形成间隔部231。在抗蚀剂层230中形成开口可包括常规的过程，在其中使用掩膜240将抗蚀剂层230选择性地暴露于光、显影、以及蚀刻。在该过程中形成的间隔部230可以被称为抗蚀剂间隔部。

参考图5a并且如上文解释的，注入掩膜210可包括栅极电极21和栅极电介质22。可选地，可以在注入过程之前将绝缘层（诸如氧化物层）形成在栅极电极21上。然而，没有在图5a中示出这样的绝缘层。如果存在这样的绝缘层，则在这样的绝缘层上形成图5c中示出的间隔部230。

根据图8a-8b中示出的另一示例，在参考图5a和5c解释的注入过程之后形成栅极电极21和栅极电介质22。在这种情况下，如图6a中所示，在这些注入过程之后移除注入掩膜210。然后在第一表面101的以前被注入掩膜210覆盖的那些区上形成栅极电介质22和栅极电极21。图8b中示出在形成栅极电极21和栅极电介质22之后的晶体管单元。一般来说，在注入过程中使用的注入掩膜210可以是适合于防止离子被注入到半导体本体100的被注入掩膜覆盖的那些区中同时使得可能将离子被注入到不被注入掩膜覆盖的那些区中的任何类型的所构造的层或层布置。例如，图6a中示出的注入掩膜610（其不是栅极电极）可以是硬掩膜或任何其他类型的注入掩膜。

图5a和5b仅示出用于形成源极区12的一个注入过程。如所解释的，在该注入过程中，注入矢量i的横向分量ix基本上垂直于注入掩膜210的边缘211。通过这样，一些掺杂剂原子被沿着边缘211注入到注入掩膜下面的本体区11中。尽管在图5a和5b中仅示出一个注入过程，但是形成源极区12可包括两个或更多倾斜注入过程，其中该数目取决于晶体管单元的具体类型或布局。

参见图9a-9b，其示出半导体本体100的一个截面的顶视图，在条带单元中形成源极区可包括双重（双模式）倾斜注入过程。在这种情况下，注入掩膜210在本体区11之上限定伸长的开口，并且包括两个伸长且基本平行的边缘2111、2112。在图9a中示出的第一倾斜注入中，注入矢量使得横向分量ix基本上垂直于第一边缘2111且指向第一边缘2111，以便将掺杂剂原子注入到第一边缘2111下面的本体区11中。在图9b中示出的第二倾斜注入中，注入矢量使得横向分量i-x基本上垂直于第二边缘2112且指向第二边缘2112，以便将掺杂剂原子注入到第二边缘2112下面的本体区11中。

参考图10a-10d，其示出半导体本体100的一个截面的顶视图，在多边形单元中形成源极区可包括多于两个倾斜注入，其中注入的次数由晶体管单元的多边形形式来限定，并且更具体的由多边形所具有的侧边数目来限定。注入掩膜210包括限定源极区（以及本体区，如果同一掩膜被用于形成本体区和源极区二者的话）的多边形形状的开口。如果多边形是长方形，则注入掩膜包括具有四个边缘2111、2112、2113和2114的长方形开口，如图10a-10d中所示，为了将掺杂剂原子注入到这些边缘2111-2114中的每一个下面的本体区11中，注入过程包括四个倾斜注入。在图10a中示出的第一倾斜注入中，注入矢量使得横向分量i-x基本上垂直于第一边缘2111且指向第一边缘2111；在图10b中示出的第二倾斜注入中，注入矢量使得横向分量ix基本上垂直于第二边缘2112且指向第二边缘2112；在图10c中示出的第三倾斜注入中，注入矢量使得横向分量i-y基本上垂直于第三边缘2113且指向第三边缘2113；在图10d中示出的第四倾斜注入中，注入矢量使得横向分量iy基本上垂直于第四边缘2114且指向第四边缘2114。在六边形晶体管单元中形成源极区12可包括六个倾斜注入，以此类推。

通过参考图5a-5d解释的方法形成源极区12和低阻区13得到晶体管器件的明确定义的阈值电压和鲁棒的双极结型晶体管。下面参考图11和12来解释这一点。

图11是基于根据常规方法产生的多个样品晶体管以及根据图5a-5d中示出的方法产生的多个样品晶体管器件的参数。根据图5a-5d的方法在下文中被称为“倾斜的注入过程”。“常规方法”与图5a-5d中示出的方法的不同之处在于以零倾斜（即以α=0）来注入以形成源极区的第一掺杂类型的掺杂剂粒子。根据倾斜注入过程产生的样品是使用相同倾斜角产生的。具体来说，在该示例中倾斜角是α=30°。在常规方法和倾斜注入过程中其他参数（诸如本体区11和漂移区14的掺杂浓度、以及用于产生源极区12和低阻区13的注入过程中的注入剂量和注入能量）是相同的。

在倾斜注入过程和常规过程中有差异的参数是间隔部的厚度d。按照多个不同间隔部厚度d中的每一个，根据倾斜注入过程和常规过程产生多个晶体管器件。测量每个晶体管的阈值电压。对于在相同条件下产生的每一组晶体管，计算最大阈值电压vth-max与最小阈值电压vth-min之间的差δvth=vth-max-vth-min。该差在下文中被称为阈值电压的变化。“在相同条件下产生的晶体管组”是在相同厚度和相同源极注入类型下产生的一组晶体管，即倾斜注入过程或常规过程。图11中的曲线301表示在根据常规方法产生的样品的厚度d上的阈值电压的变化，并且曲线302表示在根据倾斜注入方法产生的样品的厚度d上的阈值电压的变化。

为了获得图11中示出的曲线，使用间隔部230的n=10个不同厚度d产生样品晶体管器件。图11中示出的三角形符号图示针对根据常规方法处理的样品而获得的阈值电压的变化δvth，并且图11中示出的圆圈符号图示根据倾斜注入方法处理的样品而获得的阈值电压的变化δvth。曲线301是基于由图11中示出的三角形符号表示的值而计算的趋势线，并且曲线302是基于由图11中示出的圆圈符号表示的值而计算的趋势线。在图11中示出的图示中，厚度d在d轴上从左到右增大，以使得的d1>d2>d3。例如，d1=500纳米（nm），d2=350nm，并且d3=300nm。

如可以从图11中的曲线301看到的，在常规方法中阈值电压的变化δvth随着间隔部d的厚度d的减小而增大。可以参考图5c来解释这一点，图5c示出使用注入掩膜230来注入第二掺杂类型的掺杂剂粒子。以比第一掺杂类型的掺杂剂粒子更高的能量来注入第二掺杂类型的这些掺杂剂粒子。在该注入过程中，掺杂剂粒子不仅在本体区11的垂直方向z上移动，而且因为与半导体本体100的晶格中原子的碰撞还在第一横向方向x上移动。从根本上说，第二掺杂类型的掺杂剂粒子的可在横向方向x上移动的距离随着注入能量的增加而增大。如果仅使用注入掩膜210而不使用间隔部230来注入第二掺杂类型的掺杂剂粒子，则在横向方向x上第二掺杂类型的掺杂剂粒子将在注入掩膜210下面比第一掺杂类型的掺杂粒子行进地更远。这是因为以比第二掺杂类型的粒子更低的注入能量来注入第一掺杂类型的掺杂粒子。因此没有间隔部的注入过程将导致在本体区11的截面111（参见图5c）中大量第二掺杂类型的掺杂粒子。本体区11的该截面111是源极区12和漂移区14之间的截面。如果第二注入过程的掺杂剂粒子最终到了该截面111中，则它们影响阈值电压vth。因此，可由制造过程的不可避免的过程变化引起的间隔部厚度d的变化可能导致阈值电压vth的显著变化。特别地，如可以从图11中的曲线301看到的，阈值电压的变化δvth会随着厚度d减小而增大。这是因为对于小的d值来说间隔部厚度d的相对小的变化对阈值电压具有大的影响。对于大的d来说，该变化（例如归因于过程中重叠误差）不会过多影响阈值电压vth，以使得结果得到的变量δvth受控于不同于间隔部厚度d的其他过程容差。

如可以从图11中的曲线301看到的，随着间隔部厚度d减小，阈值电压vth的变化δvth的增大比常规方法中的更小。甚至在低水平厚度d处，在由倾斜注入过程得到的半导体器件中的阈值电压vth的变化δvth相比在由常规过程得到的器件中的情况更小。对于此的可能的解释是，通过倾斜注入，第一掺杂类型的更多掺杂剂粒子最终到了栅极电极21下面，然而第二掺杂类型的掺杂剂粒子在横向方向x上不一定比在常规方法中移动地更远。然而，在栅极电极21下面的较高数量的第一掺杂类型的掺杂剂粒子具有一种吸除效应，它吸除第二掺杂类型的掺杂剂粒子，否则该第二掺杂类型的掺杂剂粒子可能最终到了截面111中，在那里它们可能影响阈值电压vth。因此，即使在与常规方法相同的间隔部厚度d的情况下，第二掺杂类型的更少的掺杂剂粒子最终到了本体区的区111中。如可以从图11看到的，减小处于d2和d1之间的某一范围中的厚度d未显著影响阈值电压的变化δvth。因此，针对制造过程中该厚度d的变化而言该方法是鲁棒的。

此外，参考图12，bjt的鲁棒性会随着厚度d的减小而增大。当厚度d减小时，低阻区13沿着源极区12的总长度会增大。该低阻区13沿着源极区12延伸地越远，由图4中的电阻器表示的电阻就越低，并且针对可能引起本体区11中电荷载流子对的生成的情况而言该器件会越鲁棒。通过评估多个样品晶体管器件来评估bjt的鲁棒性。具体来说，根据标准注入方法来产生两组样品晶体管器件，第一组以间隔部厚度d1，并且第二组以更大的间隔部厚度d2。根据倾斜的注入方法以间隔部厚度d3来产生第三组，其中d1>d2>d3。在图11中示出这些样品晶体管器件的阈值电压的变化δvth。通过在断开状态操作它们，在漏极节点d和源极节点s之间施加漏-源电压，通过将适合于生成电荷载流子对的粒子辐射到器件中，以及通过确定故障率来评估样品晶体管器件。根据一个示例，粒子是质子。图12示出在归一化的漏-源电压vds/vnom上的故障率，在这里vds是故障发生时的漏-源电压，并且vnom是额定电压阻断能力。

如可以从图12看到的，在每一组中，故障率随着漏-源电压的增大而增大。此外，在给定漏-源电压vds处，间隔部厚度越小，故障率越低。因此，通过在倾斜制造过程中降低间隔部厚度，可以增大bjt的鲁棒性。然而，如可以从图11中看到的，这样的减小不会增大阈值电压的变化。

通过倾斜注入方法，可以产生比常规方法重叠更多栅极电极21的源极区12。参考图13来解释这一点，图13示出栅极电极21、栅极电介质22、源极区12、本体区11和低阻区13的放大视图。源极区12和栅极电极21之间的重叠是在横向方向x上源极区11在栅极电极21下面延伸了多远的一个度量。参考图13，这样的重叠可以被限定为沿着第一表面101在pn结合栅极电极21的边缘之间的距离dgs。在图13中，垂直线601指示栅极电极21的边缘的水平位置，并且垂直线602指示pn结的水平位置。“pn结”分别是源极区12和本体区11与低阻区之间的pn结。在pn结处，第一类型掺杂剂（源极区11的掺杂剂）的掺杂浓度基本上等于第二类型掺杂剂（本体区12和低阻区13的掺杂剂）的掺杂浓度。栅极电极21的“边缘”使边缘电极在横向方向x上终止（换言之，该边缘是栅极电极21的在横向方向上最靠近源极电极31的那部分）。重叠dgs是垂直线601和602之间的距离。

从根本上来说，重叠dgs随着倾斜角增大而增大。根据一个示例，重叠大于70纳米（nm）或甚至大于100纳米（nm）。归因于该更大的重叠dgs，与常规方法相比，在不使阈值电压稳定性降级的情况下，可以利用比常规方法更高的掺杂浓度来直接在栅极电极21的边缘下面产生低阻区13。栅极电极下面的低阻区13的该高掺杂浓度会增大bjt的鲁棒性。根据一个示例，在栅极电极21的边缘下面的低阻区13的至少一部分具有比1e19cm^-3更高（特别地比3e19cm^-3更高）的掺杂浓度。也就是说，沿着线601在低阻区13得到的掺杂轮廓具有比1e19cm^-3更高的最大掺杂浓度。

可以以常规方式产生以图5a-5d中示出的方法为基础的半导体本体。在图14a-14b中示出用于产生具有多个补偿区17的半导体本体100的一种方法。参考图14a，该方法可包括提供衬底150以及在衬底150上形成多个外延层1401-140n。在每个外延层中，第二掺杂类型的掺杂剂粒子可以被注入和/或扩散。在图14a中用17'来标记在其中注入这些掺杂剂粒子的区。在退火过程中，注入到外延层1401-140n中的掺杂粒子更深地扩散到外延层中以形成连续补偿区17。可以利用与完成的晶体管器件中的漂移区14的掺杂浓度对应的基本掺杂来产生外延层1401-140n，并且半导体衬底150可在已完成的晶体管器件中形成漏极区15。可在形成补偿区17之后在注入和/或扩散过程中形成本体区11。

图15a-15b示出用于产生具有多个补偿区17的半导体本体100的另一方法。图15a-15b中示出的方法与图14a-14b中示出的方法的不同之处在于外延层1401-140n是未掺杂的（无掺杂的，本征的）层，并且除了第二掺杂类型的掺杂剂粒子之外，还注入了第一掺杂的掺杂剂粒子。在图15a中利用14'来标记在其中注入第一掺杂类型的掺杂剂粒子的区。在上文解释的退火过程中，第一掺杂类型的掺杂粒子和第二掺杂的掺杂粒子更深的扩散到外延层中，其中第二掺杂类型的掺杂粒子形成连续补偿区17，并且第一掺杂类型的掺杂粒子形成邻近补偿区17的连续漂移区14,。根据一个示例，在最低外延层（其是靠近衬底的层1401）中，未形成补偿区。在这种情况下，可利用第一掺杂类型的基本掺杂来形成该最低层1401，使得该层1401在已完成的器件中形成漂移区14的一部分。