一种绝缘栅双极型晶体管器件及其制造方法与流程

本发明涉及半导体器件领域，尤其涉及一种绝缘栅双极型晶体管器件及其制造方法。

背景技术：

以IGBT、MOSFET为标志的MOS型半导体功率器件是当今电力电子领域器件的主流，其中最具代表性的器件IGBT(Insulated Gate Bipolar Transistor)，又称绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，驱动功率小，兼有金属-氧化物半导体场效应晶体管MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)的高输入阻抗和电力晶体管(Power BJT)的低导通压降两方面的优点，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。其作为新型电力电子器件的典型代表，在中、高压应用领域中备受青睐。根据IGBT的技术分类，通常划分为PT-IGBT(穿通型)、NPT-IGBT(非穿通型)、FS-IGBT(场截止型)、RC-IGBT(逆导型)等结构，主要体现在耐压层的结构变化和器件集电极的结构和制造方法差异。

由于IGBT器件是从MOSFET功率器件的结构发展而来(在背面整合一个PNP晶体管)，所以其MOSFET部分的结构和制造方法基本类似于MOSFET器件。但由于受到制造工艺的影响，采用正常的光刻对准工艺，600V高压沟槽栅IGBT的元胞大小一般在3um以上，使器件单位面积的电流密度提升受到限制。

综上，需要提出一种能够缩小元胞尺寸，以提高单位面积电流密度的IGBT器件结构及制造方案。

技术实现要素：

有鉴于此，本发明提供一种绝缘栅双极型晶体管器件及其制造方法，能缩小元胞结构尺寸，提高单位面积的电流密度。

根据本发明的第一方面，提供一种绝缘栅双极型晶体管器件，所述器件的正面结构包括：N型衬底正面的多个沟槽以及填充在所述多个沟槽内的多个沟槽多晶硅栅结构；所述多个沟槽多晶硅栅结构上方的氧化层介质膜层及其两侧的侧墙结构；分别位于所述多个沟槽多晶硅栅结构中、相邻的沟槽多晶硅栅结构之间的多个接触孔；位于所述多个接触孔两侧、且在所述侧墙结构下方的N型掺杂发射极区；所述多个接触孔底部的P型注入区；填充在所述多个接触孔中的钨塞填充结构；所述氧化层介质膜层及其两侧的侧墙结构上覆盖的正面金属层；以及所述正面金属层上方的表面钝化层。

进一步地，所述绝缘栅双极型晶体管器件为场截止型/穿通型/非穿通型/逆导型绝缘栅双极型晶体管器件。

根据本发明第二方面，提供一种绝缘栅双极型晶体管器件的制造方法，包括：在N型衬底上热生长垫氧化层，作为沟槽刻蚀的掩蔽层的缓冲层；在所述垫氧化层上沉积一层氮化硅膜层，并利用沟槽光刻板刻蚀所述氮化硅膜层，形成沟槽刻蚀的掩蔽层；基于所述掩蔽层进行沟槽刻蚀，形成多个沟槽；在所述多个沟槽中生成多个沟槽多晶硅栅结构；沉积氧化层介质膜层，并对所述氧化层介质膜层和所述掩蔽层进行刻蚀，保留所述多个沟槽多晶硅栅结构上方的氧化层介质膜层，形成多个离子注入窗口；通过所述多个离子注入窗口进行离子注入，形成PN结和N型掺杂发射极区；在所述多个沟槽多晶硅栅结构上方的氧化层介质膜层两侧形成侧墙结构，以基于所述侧墙结构自对准地刻蚀形成多个接触孔；在所述多个接触孔处进行离子注入和退火激活，形成P型注入区；在所述多个接触孔中填充金属钨，形成钨塞填充结构；形成正面金属层，在金属层上生成表面钝化层，并刻蚀形成正面发射极封装窗口；进行背面结构的制作。

进一步地，在所述多个沟槽中生成多个沟槽多晶硅栅结构，包括：在所述多个沟槽表面热生长栅氧化介质层；在所述多个沟槽的栅氧化介质层上沉积多晶硅；对所述多晶硅进行刻蚀，形成沟槽多晶硅栅结构。

进一步地，对所述氧化层介质膜层和所述掩蔽层进行刻蚀，保留所述多个沟槽多晶硅栅结构上方的氧化层介质膜层，形成多个离子注入窗口，包括：刻蚀去除所述掩蔽层上方的氧化层介质膜层，保留所述多个沟槽多晶硅栅结构上方的氧化层介质膜层；刻蚀去除所述掩蔽层，在保留的所述多个沟槽多晶硅栅结构上方的氧化层介质膜层之间形成多个离子注入窗口。

进一步地，在所述多个沟槽多晶硅栅结构上方的氧化层介质膜层两侧形成侧墙结构，以基于所述侧墙结构自对准地刻蚀形成多个接触孔，包括：沉积一层侧墙氧化层膜层；对所述侧墙氧化层膜层进行刻蚀，保留所述多个沟槽多晶硅栅结构上方的氧化层介质膜层两侧的侧墙氧化层，形成侧墙结构；基于相邻两个沟槽多晶硅栅结构上方的氧化层介质膜层的侧墙之间形成的接触孔窗口进行接触孔刻蚀，形成多个接触孔。

进一步地，所述绝缘栅双极型晶体管器件为场截止型/穿通型/非穿通型/逆导型绝缘栅双极型晶体管器件。

根据本发明的上述方案，通过沉积侧墙氧化层并刻蚀形成侧墙结构，并进行接触孔刻蚀，能够通过控制侧墙氧化层的厚度和等离子刻蚀量来调整侧墙厚度，从而，控制接触孔到沟槽的间距以及接触孔的尺寸，实现了接触孔对沟槽多晶硅栅结构的自对准。本发明能缩小器件元胞结构的尺寸，提高元胞密度，从而提高单位面积的电流密度，降低芯片成本，提高性价比。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本发明一个实施例的绝缘栅双极型晶体管器件的正面结构示意图。

图2示出了根据本发明一个实施例的绝缘栅双极型晶体管的制造方法的流程图。

图3示出了根据本发明一个实施例的在衬底上生长垫氧化层和氮化硅膜层后的结构示意图。

图4示出了根据本发明一个实施例的对氮化硅膜层进行光刻后形成沟槽刻蚀的掩蔽层的结构示意图。

图5示出了根据本发明一个实施例的进行沟槽刻蚀形成多个沟槽后的结构示意图。

图6示出了根据本发明一个实施例的在多个沟槽表面生成栅氧化介质层后的结构示意图。

图7示出了根据本发明一个实施例的形成沟槽多晶硅栅结构的结构示意图。

图8示出了根据本发明一个实施例的沉积了氧化层介质膜层之后的结构示意图。

图9示出了根据本发明一个实施例的刻蚀去除掩蔽层上方的氧化层介质膜层后的结构示意图。

图10示出了根据本发明一个实施例的刻蚀去除掩蔽层后的结构示意图。

图11示出了根据本发明一个实施例的形成PN结之后的结构示意图。

图12示出了根据本发明一个实施例的N+发射极离子注入后形成N型掺杂发射极区后的结构示意图。

图13示出了根据本发明一个实施例的沉积一层侧墙氧化层膜层后的结构示意图。

图14示出了根据本发明一个实施例的形成侧墙后的结构示意图。

图15示出了根据本发明一个实施例的离子注入和退火激活形成P型注入区后的结构示意图。

图16示出了根据本发明一个实施例的形成钨塞填充结构后的结构示意图。

图17示出了根据本发明一个实施例的形成正面金属层后的结构示意图。

图18示出了根据本发明一个具体实施例的场截止型绝缘栅双极型晶体管的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下结合附图说明本发明的绝缘栅双极型晶体管器件。

图1示出了根据本发明一个实施例的绝缘栅双极型晶体管器件的正面结构示意图。

如图1所示，所述绝缘栅双极型晶体管器件(简称IGBT器件)为沟槽型IGBT器件，该器件的正面结构包括：N型衬底正面的多个沟槽104以及填充在所述多个沟槽104内的多个沟槽多晶硅栅结构106；沟槽104表面(底部及侧壁)与沟槽多晶硅栅结构之间为栅氧化介质层105；所述多个沟槽多晶硅栅结构106上方的氧化层介质膜层107及其两侧的侧墙结构112；相邻沟槽之间的PN结109；分别位于所述多个沟槽多晶硅栅结构中、相邻的沟槽多晶硅栅结构之间的多个接触孔114；位于所述多个接触孔两侧、且在所述侧墙结构下方的N型掺杂发射极区110；所述多个接触孔底部的P型注入区115；填充在所述多个接触孔114中的钨塞填充结构116；所述氧化层介质膜层107及其两侧的侧墙结构112上覆盖的正面金属层117；以及所述正面金属层上方的表面钝化层118。

所述多个沟槽多晶硅栅结构106上方的氧化层介质膜层107两侧的侧墙结构112是通过在氧化层介质膜层上沉积侧墙氧化层并进行等离子刻蚀形成的，可用于自对准地刻蚀形成所述多个接触孔114，并且可以通过不同尺寸的侧墙宽度(侧墙氧化层厚度)调整接触孔114到沟槽114的间距和接触孔114的尺寸。器件的元胞区域由侧墙112和氧化层介质膜层107形成介质结构，达到接触孔对沟槽多晶硅栅结构的自对准效果。通过控制侧墙氧化层的厚度，可将接触孔到沟槽的间距缩小到0.1μm以下，元胞结构的尺寸可以缩小到2μm以下。

所述绝缘栅双极型晶体管器件具体可以为场截止型/穿通型/非穿通型/逆导型绝缘栅双极型晶体管器件。

图2示出了根据本发明一个实施例的绝缘栅双极型晶体管器件的制造方法的流程图。

如图2所示，所述绝缘栅双极型晶体管器件的制造方法，包括以下步骤：

步骤S1、在N型衬底101上热生长垫氧化层102。

根据器件所需的电压规格等参数要求，结合理论及仿真的数据，选取合适的衬底材料规格(如电阻率、外延层厚度或FZ-wafer的最终减薄厚度)，如果对应为场截止型(field-stop)和穿通型(punch through)等IGBT器件结构，还需确认场截止层的规格。例如，该衬底可以为N型掺杂外延硅片衬底或N型单晶硅片衬底。

步骤S2、在所述垫氧化层102上沉积一层氮化硅膜层103a，并利用沟槽光刻板刻蚀所述氮化硅膜层，形成沟槽刻蚀的掩蔽层103b。

图3示出了根据本发明一个实施例的在衬底上生长垫氧化层和氮化硅膜层后的结构示意图。图4示出了根据本发明一个实施例的对氮化硅膜层进行光刻后形成沟槽刻蚀的掩蔽层的结构示意图。

如图3所示，在所述N型衬底101正面热生长一层垫氧化层102(Pad Oxide)，作为沟槽刻蚀的掩蔽层的缓冲层。在垫氧化层上102再沉积一层氮化硅(Nitride)膜层103a。如图4所示，利用沟槽光刻板对该氮化硅膜层进行光刻，形成沟槽图形，使之形成进行沟槽刻蚀的掩蔽层103b。

步骤S3、基于所述掩蔽层103b进行沟槽刻蚀，形成多个沟槽104。

图5示出了根据本发明一个实施例的进行沟槽刻蚀形成多个沟槽后的结构示意图。形成掩蔽层103b之后，根据该掩蔽层103b进行沟槽刻蚀，如图5所示，刻蚀形成多个沟槽104。

步骤S4、在所述多个沟槽104中生成多个沟槽多晶硅栅结构106。

进一步地，步骤S4包括步骤S41、S42和S43。

步骤S41、在所述多个沟槽104表面热生长栅氧化介质层105。

图6示出了根据本发明一个实施例的在多个沟槽表面生成栅氧化介质层的结构示意图。如图6所示，形成多个沟槽104后，在经过沟槽圆角化等步骤后，在沟槽104表面(底部及侧壁)上热生长一层栅氧化介质层105(Gate Oxide)。

步骤S42、在所述多个沟槽104的栅氧化介质层105上沉积多晶硅。

其中，可以采用化学气相沉积在多个沟槽104中沉积多晶硅。

步骤S43、对所述多晶硅进行刻蚀，形成沟槽多晶硅栅结构106。

图7示出了根据本发明一个实施例的形成沟槽多晶硅栅结构的结构示意图。采用等离子刻蚀工艺，对沟槽104内的多晶硅进行刻蚀，形成如图7所示的沟槽多晶硅栅结构106(trench poly)。

步骤S5、沉积氧化层介质膜层107，并对所述氧化层介质膜层107和所述掩蔽层103b进行刻蚀。

步骤S5具体可以包括步骤S51、S52和S53；

步骤S51、沉积氧化层介质膜层107。

图8示出了根据本发明一个实施例的沉积了氧化层介质膜层之后的结构示意图。采用化学气相沉积工艺，在已经形成的结构上再沉积一层氧化层介质膜层107。

步骤S52、刻蚀去除所述掩蔽层103b上方的氧化层介质膜层107，保留所述多个沟槽多晶硅栅结构上方的氧化层介质膜层107。

图9示出了根据本发明一个实施例的刻蚀去除掩蔽层上方的氧化层介质膜层后的结构示意图。采用等离子刻蚀工艺，刻蚀掉氮化硅掩蔽层103b上方的氧化层介质膜层，保留所述多个沟槽多晶硅栅结构106上方的氧化层介质膜层107，即，刻蚀停止在氮化硅掩蔽层103b，如图9所示。

步骤S53、刻蚀去除所述掩蔽层103b。

图10示出了根据本发明一个实施例的刻蚀去除掩蔽层后的结构示意图。采用湿法刻蚀工艺，刻蚀去除氮化硅掩蔽层103b，为后续的离子注入等打开窗口，如图10所示，在保留的多个沟槽多晶硅栅结构106上方的氧化层介质膜层107之间形成多个离子注入窗口108。

步骤S6、进行离子注入，形成PN结和N型掺杂发射极区；

图11示出了根据本发明一个实施例的形成PN结之后的结构示意图。图12示出了根据本发明一个实施例的N+发射极离子注入后形成N型掺杂发射极区后的结构示意图。

如图11所示，通过多个离子注入窗口108，采用整片离子注入和扩散推阱工艺，形成PN结109从而形成P阱(PN结上方相邻两个沟槽多晶硅栅结构之间的区域)，其中，注入的离子为硼(Boron)离子。如图12所示，通过多个离子注入窗口108进行N+发射极离子注入和扩散退火，形成N型掺杂发射极区110，即，通过多个离子注入窗口108在多个沟槽之间注入N+离子，形成N型掺杂发射极区110，其中，注入的N+离子为砷(arsenic)离子。

步骤S7、在所述多个沟槽多晶硅栅结构106上方的氧化层介质膜层107两侧形成侧墙结构112，以基于所述侧墙结构自对准地刻蚀形成多个接触孔。

进一步地，步骤S7具体可以包括步骤S71、S72和S73。

步骤S71、沉积一层侧墙氧化层膜层111。

图13示出了根据本发明一个实施例的沉积侧墙氧化层膜层后的结构示意图。采用化学气相沉积，沉积一层侧墙氧化层(Space oxide)膜层111。

步骤S72、对所述侧墙氧化层膜层111进行刻蚀，保留所述多个沟槽多晶硅栅结构106上方的氧化层介质膜层107两侧的侧墙氧化层，形成侧墙结构112。

图14示出了根据本发明一个实施例的形成侧墙结构后的结构示意图。如图14所示，对侧墙氧化层111进行等离子刻蚀，仅保留在多个沟槽多晶硅栅结构107上方的氧化层介质膜层107两侧的侧墙氧化层膜层111，形成侧墙(Sidewall)结构112。

步骤S73、基于相邻两个沟槽多晶硅栅结构106上方的氧化层介质膜层107的侧墙112之间形成的接触孔窗口113进行接触孔刻蚀，形成多个接触孔。

具体地，采用等离子刻蚀工艺进行接触孔刻蚀，形成多个接触孔114。

上述步骤自准对地形成了N+发射极的接触孔窗口，通过调整侧墙氧化层111的厚度和等离子刻蚀量，可以得到不同尺寸的侧墙宽度，从而决定了接触孔114到沟槽114的间距和接触孔114的尺寸。器件的元胞区域不需要光刻图形，而是由侧墙氧化层111和氧化层介质膜层107所形成的介质结构，达到接触孔对沟槽多晶硅栅结构的自对准效果。通过控制侧墙氧化层的厚度，可将接触孔到沟槽的间距缩小到0.1μm以下，元胞结构的尺寸可以缩小到2μm以下。

步骤S8、在所述多个接触孔114处进行离子注入和退火激活，形成P型注入区。

图15示出了根据本发明一个实施例的离子注入和退火激活形成P型注入区后的结构示意图。如图15所示，接触孔刻蚀完成后，形成多个接触孔114，随之进行接触孔P型离子注入和退火激活，形成P型注入区115。

步骤S9、在所述多个接触孔114中填充金属钨，形成钨塞填充结构116。

图16示出了根据本发明一个实施例的形成钨塞填充结构后的结构示意图。如图16所示，采用磁控溅射和化学气相沉积工艺在所述接触孔114中填充金属钨，并对表面多余的钨薄膜进行回刻，仅保留下在接触孔中的钨塞填充结构116，作为接触孔电极。

步骤S10、形成正面金属层117，在金属层上生成表面钝化层118，并刻蚀形成正面发射极封装窗口。

图17示出了根据本发明一个实施例的形成正面金属层后的结构示意图。如图17所示，采用磁控溅射工艺，进行正面发射极(Emitter)金属沉积、金属层光刻和刻蚀，形成正面金属层结构117，作为正面发射极。在正面金属层117上生成表面钝化层118，按不同器件的要求，可以选择生成有机介质的表面钝化层(例如聚酰亚胺薄膜)，或者生成无机介质的表面钝化层(例如氮化硅薄膜)，并进行光刻或刻蚀形成最终的正面发射极封装窗口，至此器件正面的制作完成，形成如图1所示的绝缘栅双极型晶体管器件的正面结构。

步骤S11、进行背面结构的制作。

对于背面工艺流程，可以按照场截止型(field-stop)、非穿通型(non punch through)、穿通型(punch through)以及逆导型(Reverse Conducting)等类别，进行相对应的结构制备。例如，图18示出了以场截止(field-stop)型IGBT为例的绝缘栅双极型晶体管的结构示意图，如图18所示，其背面结构包括：N型场截止区120、P型集电区121和背面金属层122。

根据本发明的上述绝缘栅双极型晶体管器件的制造方法，可用于场截止型/穿通型/非穿通型/逆导型绝缘栅双极型晶体管器件的制造。

以上对本发明的绝缘栅双极型晶体管的结构及其制造方法进行了描述。根据本发明的上述方案，通过沉积侧墙氧化层并刻蚀形成侧墙结构，并进行接触孔刻蚀，能够通过控制侧墙氧化层的厚度和等离子刻蚀量来调整侧墙厚度，从而，控制接触孔到沟槽的间距以及接触孔的尺寸，实现了接触孔对沟槽多晶硅栅结构的自对准。本发明能缩小器件元胞结构的尺寸，提高元胞密度，从而提高单位面积的电流密度，降低芯片成本，提高性价比。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。