半导体部件的制作方法

技术领域

本实用新型一般涉及电子学，更特别地，涉及其半导体结构和形成半导体器件的方法。

背景技术：

过去，半导体制造商使用硅半导体材料和III-N半导体材料的组合以制造级联器件，诸如与硅器件级联的常开型III-N耗尽模式HEMT。使用材料的这种组合有助于通过使用常开的III-N耗尽模式器件实现常闭状态。级联半导体器件已由Rakesh K.Lal等在美国专利申请公开号2013/0088280 A1中被描述并且在2013年4月11日被公开。

在从不同的半导体基板材料制造级联器件之后，半导体部件制造商一般在单独的封装内保护硅器件和耗尽模式器件并且通过引线框引线将单独的封装中的器件连接在一起以形成级联器件。这种方法的缺点是，增加封装的数量会增加级联半导体部件的成本，并且由于诸如寄生电容和寄生电感的寄生现象增加而使级联器件的性能劣化。

因此，具有级联半导体器件和用于制造级联半导体器件的方法会是有利的。使结构和方法实现起来成本有效会是更加有利的。

技术实现要素：

本申请公开了一种半导体部件，其特征在于，所述半导体部件包括：支撑部，具有第一器件接纳结构、第二器件接纳结构和第一引线；第一半导体芯片，具有第一表面和第二表面，其中，第一栅极接合焊盘从第一表面的第一部分延伸，源极接合焊盘从第一表面的第二部分延伸，并且漏极触点处于第二表面上，第一半导体芯片的栅极接合焊盘与第一引线耦合并且第一半导体芯片的源极接合焊盘与第一器件接纳结构耦合，第一半导体芯片由硅半导体材料构成并且以倒装芯片配置与支撑部耦合；和第二半导体芯片，具有第一表面和第二表面，第二半导体芯片的栅极接合焊盘从第二半导体芯片的第一表面的第一部分延伸，第二半导体芯片的源极接合焊盘从第二半导体芯片的第一表面的第二部分延伸，并且漏极接合焊盘从第二半导体芯片的第一表面的第三部分延伸，第二半导体芯片的源极接合焊盘与第一半导体芯片的第二表面耦合，第二半导体芯片的栅极接合焊盘与第一器件接纳结构耦合，并且第二半导体芯片的漏极接合焊盘与第二器件接纳结构耦合，第二半导体芯片由III族氮化物半导体材料构成并且以倒装芯片配置与支撑部耦合。

根据一个例子，所述半导体部件还包括电气耦合第一半导体芯片的漏极触点与第二半导体芯片的第二表面的第一电气互连部。

根据另一例子，第二器件接纳结构包含底座部分，并且第一器件接纳结构包含配合部分，底座部分比配合部分厚。

本申请还公开了一种半导体部件，其特征在于，所述半导体部件包括：支撑部，具有第一器件接纳结构、第二器件接纳结构和第一引线，第一引线从第二器件接纳结构延伸；与第一器件接纳结构接合的第一半导体芯片，第一半导体芯片具有第一表面和第二表面，其中，阴极由第一表面的第一部分形成，并且阳极由第二表面的第一部分形成，第一半导体芯片由硅半导体材料构成；和第二半导体芯片，具有第一表面和第二表面，第二半导体芯片的栅极接合焊盘从第二半导体芯片的第一表面的第一部分延伸，第二半导体芯片的源极接合焊盘从第二半导体芯片的第一表面的第二部分延伸，并且漏极接合焊盘从第二半导体芯片的第一表面的第三部分延伸，第二半导体芯片的源极接合焊盘与第一半导体芯片的阴极耦合，第二半导体芯片的栅极接合焊盘与第一器件接纳结构耦合，并且第二半导体芯片的漏极接合焊盘与第二器件接纳结构耦合，第二半导体芯片由III族氮化物半导体材料构成并且以倒装芯片配置与支撑部耦合。

根据一个例子，第二器件接纳结构包含与第一器件接纳结构(204)分开且电气隔离的导电材料体，并且其中第一引线从导电材料体延伸。

根据另一例子，第一器件接纳结构包含矩形部分，所述矩形部分具有从其延伸的第二引线，并且其中第二引线和第一半导体芯片的厚度的和基本上等于导电材料体的厚度。

根据另一例子，所述半导体部件还包括阳极与第一器件接纳结构之间的第一接合剂部分、阴极与源极接合焊盘之间的第二接合剂部分、和漏极接合焊盘与导电材料体之间的第三接合剂部分。

本申请还公开了一种半导体部件，其特征在于，所述半导体部件包括：支撑部，具有互连区域、器件接纳区域和导电基板；在器件接纳区域上形成的绝缘材料部；在绝缘材料部的一部分上形成的第一导电层；在绝缘材料部的第二部分上形成的第二导电层；与第一导电层相邻且电气绝缘的第一引线；与第二导电层相邻且电气绝缘的第二引线；从导电基板延伸的第三引线；第一半导体芯片，具有第一表面和第二表面，其中，第一栅极接合焊盘从第一表面的第一部分延伸，源极接合焊盘从第一表面的第二部分延伸，并且漏极触点处于第二表面上，第一半导体芯片的栅极接合焊盘与第一导电层耦合并且第一半导体芯片的源极接合焊盘与第二导电层耦合，第一半导体芯片由硅半导体材料构成并且以倒装芯片配置与支撑部耦合；和第二半导体芯片，具有第一表面和第二表面，第二半导体芯片的栅极接合焊盘从第二半导体芯片的第一表面的第一部分延伸，第二半导体芯片的源极接合焊盘从第二半导体芯片的第一表面的第二部分延伸，并且漏极接合焊盘从第二半导体芯片的第一表面的第三部分延伸，第二半导体芯片的源极接合焊盘与第一半导体芯片的漏极触点耦合，第二半导体芯片的栅极接合焊盘与第二导电层耦合，并且第二半导体芯片的漏极接合焊盘与导电基板耦合，第二半导体芯片由III族氮化物半导体材料构成并且以倒装芯片配置与支撑部耦合。

根据一个例子，导电基板具有矩形形状和从导电基板的一部分延伸的底座；还包括：电气耦合第一导电层与第一引线的第一芯片；和电气耦合第二导电层与第二引线的第二芯片，其中，第二芯片通过接合剂与第二导电层接合，并且第一半导体芯片的源极接合焊盘通过另一接合剂与第二导电层接合。

根据一个例子，导电基板具有矩形形状和从导电基板的一部分延伸的底座；还包括：电气耦合第一导电层与第一引线的第一芯片；和电气耦合第二导电层与第二引线的第二芯片，其中，第二芯片通过接合剂与第二导电层接合，并且，第一半导体芯片的源极接合焊盘通过另一接合剂与第二芯片接合。

附图说明

通过阅读结合附图给出的以下的详细描述，可以更好地理解本实用新型，在这些附图中，类似的附图标记表示类似的要素，并且，

图1是根据本实用新型的实施例的适用于制造级联构成的半导体部件的半导体芯片的顶视图；

图2是根据本实用新型的实施例的适用于制造级联构成的半导体部件的半导体芯片的顶视图；

图3是根据本实用新型的实施例的适用于制造级联构成的半导体部件的半导体芯片的顶视图；

图4是根据本实用新型的实施例的适用于制造级联构成的半导体部件的半导体芯片的顶视图；

图5是根据本实用新型的实施例的适用于制造级联构成的半导体部件的半导体芯片的顶视图；

图6是级联构成中的半导体部件的电路示意图，其中，III-N半导体器件的基板浮动；

图7是级联构成中的半导体部件的电路示意图，其中，III-N半导体器件的基板与其源电极耦合；

图8是级联构成中的半导体部件的电路示意图，其中，III-N半导体器件的基板与硅半导体器件的源电极耦合；

图9是根据本实用新型的实施例的级联构成的半导体部件的顶视图；

图10是沿图9的断面线10-10切取的图9的级联构成半导体部件的断面图；

图11是沿图9的断面线11-11切取的图9的级联构成半导体部件的断面图；

图12是沿图9的断面线12-12切取的图9的级联构成半导体部件的断面图；

图13是沿图9的断面线13-13切取的图9的级联构成半导体部件的断面图；

图14是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图15是沿图14的断面线15-15切取的图14的级联构成半导体部件的断面图；

图16是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图17是沿图16的断面线17-17切取的图16的级联构成半导体部件的断面图；

图18是沿图16的断面线18-18切取的图16的级联构成半导体部件的断面图；

图19是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图20是沿图19的断面线20-20切取的图19的级联构成半导体部件的断面图；

图21是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图22是沿图21的断面线22-22切取的图21的级联构成半导体部件的断面图；

图23是沿图21的断面线23-23切取的图21的级联构成半导体部件的断面图；

图24是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图25是沿图24的断面线25-25切取的图24的级联构成半导体部件的断面图；

图26是沿图24的断面线26-26切取的图24的级联构成半导体部件的断面图；

图27是沿图24的断面线27-27切取的图24的级联构成半导体部件的断面图；

图28是沿图24的断面线28-28切取的图24的级联构成半导体部件的断面图；

图29是沿图24的断面线29-29切取的图24的级联构成半导体部件的断面图；

图30是沿图24的断面线30-30切取的图24的级联构成半导体部件的断面图；

图31是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图32是根据本实用新型的另一实施例的制造中的图31的级联构成半导体部件的顶视图；

图33是沿图32的断面线33-33切取的图32的级联构成半导体部件的断面图；

图34是沿图32的断面线34-34切取的图32的级联构成半导体部件的断面图；

图35是沿图32的断面线35-35切取的图32的级联构成半导体部件的断面图；

图36是沿图32的断面线36-36切取的图32的级联构成半导体部件的断面图；

图37是沿图32的断面线37-37切取的图32的级联构成半导体部件的断面图；

图38是沿图32的断面线38-38切取的图32的级联构成半导体部件的断面图；

图39是沿图32的断面线39-39切取的图32的级联构成半导体部件的断面图；

图40是根据本实用新型的另一实施例的级联构成半导体部件的顶视图；

图41是根据本实用新型的实施例的制造中的图40的级联构成半导体部件的顶视图；

图42是沿图41的断面线42-42切取的图41的级联构成半导体部件的断面图；

图43是根据本实用新型的另一实施例的制造中的级联构成半导体部件的顶视图；

图44是沿图43的断面线44-44切取的图43的级联构成半导体部件的断面图；

图45是沿图43的断面线45-45切取的图43的级联构成半导体部件的断面图；

图46是沿图43的断面线46-46切取的图43的级联构成半导体部件的断面图；

图47是沿图43的断面线47-47切取的图43的级联构成半导体部件的断面图；

图48是沿图43的断面线48-48切取的图43的级联构成半导体部件的断面图；

图49是根据本实用新型的另一实施例的制造中的级联构成半导体部件的顶视图；

图50是根据本实用新型的另一实施例的制造中的图49的级联构成半导体部件的顶视图；

图51是沿图50的断面线51-51切取的图50的级联构成半导体部件的断面图；

图52是沿图50的断面线52-52切取的图50的级联构成半导体部件的断面图；

图53是沿图50的断面线53-53切取的图50的级联构成半导体部件的断面图；

图54是沿图50的断面线54-54切取的图50的级联构成半导体部件的断面图；

图55是沿图50的断面线55-55切取的图50的级联构成半导体部件的断面图。

为了简化和阐明解释，附图中的要素未必按比例，并且，不同的附图中的相同的附图标记表示相同的要素。另外，为了简化描述，省略公知的步骤和要素的描述和细节。如这里使用的，电流承载电极意味着器件的承载通过器件的电流的元件，诸如MOS晶体管的源极或漏极或双极晶体管的发射极和集电极或二极管的阴极或阳极，并且，控制电极意味着器件的控制通过器件的电流的元件，诸如MOS晶体管的栅极或双极晶体管的基极。虽然器件在这里被解释为某些n沟道或p沟道器件或者某些n型或p型掺杂区域，但是本领域技术人员可以理解，根据本实用新型的实施例，互补的器件也是可能的。本领域技术人员可以理解，这里使用的词语“在…中”、“在…的同时”和“当…时”不是意味着行动在发起行动时瞬间发生的准确术语，而是可能在被发起行动发起的反应与发起行动之间存在一些小但合理的延迟，诸如传播延迟。词语“大约”、“约”或者“基本上”意味着要素的值具有有望非常接近陈述的值或位置的参数。但是，在本领域中，众所周知，总是存在微小的变动，这些变动妨碍值或位置确切地如陈述的那样。在本领域中，直到约百分之十(10％)(对于半导体掺杂浓度，为直到百分之二十(20％))的变动被视为相对于确切描述的理想目标的合理差异。

具体实施方式

图1是根据本实用新型的实施例的适用于制造半导体部件的半导体芯片10的顶视图。半导体芯片10具有顶表面12和底表面14(至少在图7中表示)。根据实施例，半导体芯片10是可包含垂直场效应半导体器件11的硅芯片，该垂直场效应半导体器件11具有在表面12上或者由其形成的栅极接合焊盘16、在表面12上或者由其形成的源极接合焊盘18和在表面14上或者由其形成的漏电极20(至少在图7中表示)。应当注意，半导体器件11不限于是垂直场效应晶体管或场效应晶体管。例如，半导体器件11可以是绝缘栅极双极晶体管、双极晶体管、结场效应晶体管、二极管或横向场效应晶体管等。作为例子，半导体芯片10是硅半导体芯片，即，硅半导体芯片10的基板材料包含硅。硅半导体材料可被称为硅基半导体材料或硅半导体材料等。诸如例如半导体芯片10的半导体芯片可被称为半导体裸片。

图2是根据本实用新型的实施例的适用于制造半导体部件的半导体芯片10A的顶视图。半导体芯片10A具有顶表面12和底表面14(至少在图40和图41中表示)。根据实施例，半导体芯片10A是可包含垂直场效应半导体器件11的硅芯片，该垂直场效应半导体器件11具有在表面12上或者由其形成的栅极接合焊盘16A、在表面14上或者由其形成的源极接合焊盘18、和在表面14上或者由其形成的漏电极20(至少在图40和图41中表示)。应当注意，半导体器件11不限于是垂直场效应晶体管或场效应晶体管。例如，半导体器件11可是绝缘栅极双极晶体管、双极晶体管、结场效应晶体管、二极管或横向场效应晶体管等。作为例子，半导体芯片10A是硅半导体芯片，即，硅半导体芯片10A的基板材料包含硅。硅半导体材料可被称为硅基半导体材料或硅半导体材料等。诸如例如半导体芯片10A的半导体芯片可被称为半导体裸片。

图3是根据本实用新型的另一实施例的适用于制造半导体部件的半导体芯片30的顶视图。半导体芯片30具有顶表面32和底表面34(至少在图7～10中表示)，其中，在顶表面32上或者由其形成栅极接合焊盘36和38，在顶表面32上或者由其形成源极接合焊盘40，并且，在顶表面32上或者由其形成漏极接合焊盘42(至少在图7～10中表示)。源极接合焊盘40在栅极接合焊盘36与38之间以及在半导体芯片30的一侧44形成，而在半导体芯片30的一侧46形成漏极接合焊盘42。侧44和46是半导体芯片30的相对侧。应当注意，栅极接合焊盘36和38通过半导体芯片30的基板材料电连接在一起。半导体芯片30由诸如例如III族氮化物半导体材料的化合物半导体材料形成。因此，半导体芯片30可被称为III族氮化物半导体芯片，即，III族氮化物半导体芯片30的基板材料包含III族氮化物材料，诸如，例如，氮化铝或氮化镓等。III族氮化物半导体材料可被称为III-N半导体材料、III族氮化物基半导体材料或III-N基半导体材料等。诸如例如半导体芯片30的半导体芯片可称为半导体裸片。III-N半导体芯片30的基板也可由硅制成。

图4是根据本实用新型的另一实施例的适用于制造半导体部件的半导体芯片50的顶视图。半导体芯片50具有顶表面52和底表面54(至少在图20和图21中表示)，其中，在顶表面52的一部分上或者由其形成栅极接合焊盘56，在顶表面52的另一部分上或者由其形成源极接合焊盘60，并且，在顶表面52的又一部分上或者由其形成漏极接合焊盘62(至少在图20和图21中表示)。在半导体芯片50的一侧64形成栅极接合焊盘56和源极接合焊盘60，而在半导体芯片50的一侧66形成漏极接合焊盘62。侧64和66是半导体芯片50的相对侧。半导体芯片50由诸如例如III族氮化物半导体材料的化合物半导体材料形成。因此，半导体芯片50可被称为III族氮化物半导体芯片，即，III族氮化物半导体芯片50的基板材料包含III族氮化物材料，诸如，例如，氮化铝或氮化镓等。III族氮化物半导体材料可被称为III-N半导体材料、III族氮化物基半导体材料或III-N基半导体材料等。诸如例如半导体芯片50的半导体芯片可称为半导体裸片。III-N半导体芯片50的基板也可由硅制成。

根据本实用新型的另一实施例，可在半导体芯片50的活性区域上形成源极和漏极焊盘62和60。这可被称为活性区域上的接合(Bond Over Active)(“BOA”)配置。

图5是根据本实用新型的另一实施例的适用于制造半导体部件的半导体芯片70的顶视图。半导体芯片70具有顶表面72和底表面。根据实施例，半导体芯片70是可包含垂直场效应半导体器件71的硅芯片，该垂直场效应半导体器件71具有在顶表面72上或者由其形成的栅极接合焊盘76、在顶表面72上或者由其形成的源极接合焊盘78和在底表面上或者由其形成的漏极接合焊盘。应当注意，半导体器件71不限于是垂直场效应晶体管或场效应晶体管。例如，半导体器件71可以是绝缘栅极双极晶体管、双极晶体管、结场效应晶体管、二极管或横向场效应晶体管等。作为例子，半导体芯片70是硅半导体芯片，即，硅半导体芯片70的基板材料包含硅。硅半导体材料可被称为硅基半导体材料或硅半导体材料等。诸如例如半导体芯片70的半导体芯片可被称为半导体裸片。

图6是级联配置中的半导体部件的电路示意图80。半导体部件包含晶体管82和84，其中，晶体管82具有栅电极82G、源电极82S和漏电极82D，并且，晶体管84具有栅电极84G、源电极84S、漏电极84D和体/基板端子84B。漏电极82D与源电极84S电连接，并且，源电极82S与栅电极84G电连接。漏电极84D可被耦合为用于接收级联半导体部件80的诸如例如电势V_DD的操作电势的第一源，栅电极82G用作级联半导体部件80的输入端子，并且，源电极82S被耦合为用于接收诸如例如电势V_SS的操作电势的第二源。作为例子，电势V_SS接地。应当注意，III-N晶体管84的基板是浮动的，由此，半导体部件80可被称为处于浮动配置或基板浮动配置中。

图7是级联配置中的半导体部件的电路示意图90。半导体部件包含晶体管82和84，其中，晶体管82具有栅电极82G、源电极82S和漏电极82D，并且，晶体管84具有栅电极84G、源电极84S、漏电极84D和体/基板端子84B。漏电极82D与源电极84S电连接，并且，源电极82S与栅电极84G电连接。漏电极84D可被耦合为用于接收级联半导体部件80的诸如例如电势V_DD的操作电势的第一源，栅电极82G用作级联半导体部件80的输入端子，并且，源电极82S被耦合为用于接收诸如例如电势V_SS的操作电势的第二源。作为例子，电势V_SS为接地电势。晶体管84的基板端子84B与晶体管84的源电极84S以及与晶体管84的漏电极电连接。因此，晶体管84的基板与和晶体管84的源电极84S或晶体管82的漏电极82D相同的电势耦合。

图8是级联配置中的半导体部件的电路示意图97。半导体部件包含晶体管82和84，其中，晶体管82具有栅电极82G、源电极82S和漏电极82D，并且，晶体管84具有栅电极84G、源电极84S、漏电极84D和体/基板端子84B。晶体管82的漏电极82D与晶体管84的源电极84S电连接，并且，晶体管82的源电极82S与晶体管84的栅电极84G电连接。漏电极84D可被耦合为用于接收级联半导体部件80的诸如例如电势V_DD的操作电势的第一源，栅电极82G用作级联半导体部件80的输入端子，并且，源电极82S被耦合为用于接收诸如例如电势V_SS的操作电势的第二源。作为例子，电势V_SS为接地电势。晶体管84的基板端子84B与晶体管82的源电极82S电连接。因此，晶体管84的基板与和晶体管82的源电极82S相同的电势耦合。

图9是包括安装半导体芯片10和半导体芯片30的支撑部102的半导体部件100的顶视图。图10是沿图9的断面线10-10切取的半导体部件100的断面图，图11是沿图9的断面线11-11切取的半导体部件100的断面图，图12是沿图9的断面线12-12切取的半导体部件100的断面图，图13是沿图9的断面线13-13切取的半导体部件100的断面图。为了阐明，一起描述图9～13。支撑部102包含器件接纳结构104和106、栅极引线108、Kelvin引线110、源极引线116，并且被配置为用于封装于QFN封装中。器件接纳结构104包含矩形部分120，该矩形部分120具有从矩形部分120的相对侧延伸的接片122和124。因此，矩形部分120和接片122和124形成T形。接片122和矩形部分120被配置为形成缺口126。具有L形状的触点互连部128在缺口126中形成，其中，触点互连部128与矩形部分120和接片122电气隔离。根据实施例，触点互连部128具有可相互呈直角的腿部分和脚部分。脚部分被配置为与栅极接合焊盘16配合，并且，腿部分具有用作栅极引线108或栅极柱的端部区域。Kelvin引线110具有矩形形状，并且与矩形部分120一体化且从其延伸。源极引线116是具有与矩形部分120的角部区域一体化且从其延伸的部分的矩形导电材料，该角部区域与接片124从其延伸的角部相对。缺口130在支撑部102的处于源极引线16与接片124之间的部分中形成。Kelvin引线110可被称为Kelvin柱，并且，源极引线116可被称为源极柱。器件接纳结构106包含与矩形部分120、接片122和接片124分开且电气隔离的导电材料体136。接片122和124对于器件接纳结构106和器件接纳结构104来说是共用的，接片122和124被器件接纳结构106和104共享。虽然引线108、110和116被描述为L形状或矩形形状，但这些不是限制本实用新型，即，引线108、110和116可具有其它的形状。裸片接纳部分、引线和引线框架的形状不限制本实用新型。

根据实施例，支撑部102是被配置为具有器件接纳结构104和器件接纳结构106的导电支撑结构。更具体而言，支撑部102可由诸如例如铜的导电材料制成，并且被配置为具有配合部分132和配合部分134。支撑部102可由诸如单件铜的单件导电材料制成。配合部分132可被称为硅支撑部分或硅支撑结构，并且，配合部分134可被称为底座部分、漏极互连部、漏电极或漏极触点。根据实施例，底座部分134的一部分比硅支撑部分132厚，即，硅支撑部分132比底座部分134薄。

半导体芯片10以倒装芯片的方式被安装于器件支撑部102上。如参照图1讨论的那样，半导体芯片10具有在其顶表面12上或者由其形成的栅极接合焊盘16、在顶表面12上或者由其形成的源极接合焊盘18和在底表面14上或者由其形成的漏极触点20(至少在图10中表示)。术语“安装”可被称为接合或附接等。由于半导体芯片10以倒装芯片的方式被安装，因此，栅极接合焊盘16和源极接合焊盘18被隐藏或者被遮挡视线。因此，栅极接合焊盘16和源极接合焊盘18由点线或者虚线表示。因此，半导体芯片10的源极接合焊盘18被附接于硅支撑部132上，并且，半导体芯片10的栅极接合焊盘16被附接于触点互连部128的脚部分上。更具体而言，源极接合焊盘18通过使用诸如例如焊料的接合剂138与硅支撑部132接合，并且，栅极接合焊盘16通过使用诸如例如焊料的接合剂138与触点互连部128的脚部分接合。其它适当的接合剂包含裸片附接材料或导电材料等。

半导体芯片30被附接于半导体芯片10和底座部分134上。更具体而言，在漏极触点20上形成诸如例如焊料的接合剂138，并且，在底座部分134的一部分上形成接合剂138。III-N半导体芯片30的源极接合焊盘42通过接合剂138与半导体芯片10的漏极触点20接合，并且，III-N半导体芯片30的漏极接合焊盘42通过接合剂138与底座部分134接合。如上所述，适于接合剂138的材料包括焊料、裸片附接材料或导电材料等。

本领域技术人员可以理解，包含器件接纳结构104和106的支撑部102和半导体芯片10和30可被封装于诸如例如模塑化合物的保护材料中。应当注意，在封装之后，栅极引线108、Kelvin引线110和源极引线116从模塑化合物延伸。根据实施例，模塑化合物是热增强模塑化合物。该封装配置遵循图6所示的示意图80，这里，III-N半导体器件的基板是浮动的。

因此，半导体部件100包含半导体芯片30，该半导体芯片30包含部分层叠于包含硅基半导体器件11的硅芯片10上的III-N基半导体器件31。半导体芯片10被倒装，使得源极接合焊盘18与硅支撑部132电气接触并由此与Kelvin引线110和源极引线116电气接触。硅芯片10的栅极接合焊盘16与栅极引线108电连接。III-N半导体芯片30以倒装芯片配置被部分安装于半导体芯片10上，在该倒装芯片配置中，半导体芯片30的源极接合焊盘40与半导体器件11的漏极触点20电连接。栅极接合焊盘36和38分别与接片122和124电连接。应当注意，接片122和124用作底座结构，使得栅极接合焊盘36和38、源极接合焊盘40和漏极接合焊盘42在部分地在半导体芯片10上安装半导体芯片30之后基本上处于同一面中。但是，这不是限制本实用新型。例如，可通过使用凸块处理制造栅极接合焊盘36和38。类似地，可以使用凸块处理以在漏极触点20上形成导电隔离件结构。

根据本实施例，半导体芯片30的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势连接。虽然半导体部件100被示为具有不在半导体芯片10和30的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10、半导体芯片30或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片30的表面34上或者与其接触地形成热传导材料，进一步增加热传导性。

图14是包括在QFN封装中安装和封装半导体芯片10和半导体芯片30的支撑部102的半导体部件100A的顶视图。除了导电夹144耦合与半导体芯片10的源极焊盘18连接的源极引线10与半导体部件30的III族氮化物基板材料以外，半导体部件100A与半导体部件100类似。根据本实施例，半导体芯片30的III-N基板或III-N半导体材料不是浮动的，而是电连接至与硅半导体芯片的源极焊盘18电连接的源极引线110。虽然半导体部件100A被示为具有不在半导体芯片10和30的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10、半导体芯片30或者两者的活性区域上形成接合焊盘，这降低了制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片30的表面34上或者与其接触地形成热传导材料，进一步增加热传导性。该封装配置遵循图8所示的示意图110，这里，III-N半导体器件的基板与硅器件的源极或级联的源极连接。

图15是沿图14的断面线15-15切取的半导体部件100A的断面图。图14与图10类似，但包含具有端部144A和144B的导电夹144，其中，端部144A通过接合剂138与源极引线110耦合，并且，端部144B与III-N半导体芯片30的基板耦合。因此，导电夹144将半导体芯片10的源极与半导体芯片30的基板连接。

图16是包括安装并在QFN封装中封装有半导体芯片10和半导体芯片30的支撑部102的半导体部件142的顶视图。图17是沿图16的断面线17-17切取的半导体部件142的断面图，图18是沿图16的断面线18-18切取的半导体部件142的断面图。为了阐明，一起描述图16～18。除了导电夹144耦合半导体芯片10的漏极触点20与半导体部件30的III族氮化物基板材料以外，半导体部件142与半导体部件100类似。应当理解，图9中的断面线11-11和12-12所示的断面图还与图16的类似的区域对应。因此，图11和图12是图9和图16中的代表性的断面图。

参照图17和图18，导电夹144具有通过接合剂138与半导体器件11的漏极触点20电连接的端部144A和通过接合剂138与半导体芯片30的III族氮化物半导体材料电连接的区域144B。

根据本实施例，半导体芯片30的III-N基板或III-N半导体材料不是浮动的，而是与漏极触点20电连接。虽然半导体部件142被示为具有不在半导体芯片10和30的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10、半导体芯片30或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片30的表面34上或者与其接触地形成热传导材料，进一步增加热传导性。该封装配置遵循图7所示的示意图90，其中，III-N器件30的基板与其自身的源极以及与硅半导体芯片10的漏极连接。

图19是包括安装和在QFN封装中封装有半导体芯片10和半导体芯片50的支撑部102A的半导体部件150的顶视图。图20是沿图19的断面线20-20切取的半导体部件142的断面图。为了简明，一起描述图19和图20。除了在半导体部件150中不存在缺口130和接片124且半导体芯片30被参照图4描述的半导体芯片50替代以外，半导体部件150与半导体部件100类似。因此，图19和图20所示的半导体部件150的支撑结构由附图标记102A识别。应当理解，图9中的断面线10-10、12-12和13-13所示的断面图也与图19的类似的区域对应。因此，图10、图12和图13是图9和图19中的代表性的断面图。

根据本实施例，半导体芯片50的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势的源电连接。虽然半导体部件150被示为具有不在半导体芯片10和50的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10、半导体芯片50或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片50的表面54上或者与其接触地形成热传导材料，进一步增加热传导性。半导体部件150可示意性地由图6所示的示意图80代表，这里，III-N半导体器件50的基板是浮动的。

图21是包括半导体芯片10和半导体芯片50被安装且可被封装于诸如例如TO-220封装、TO-247封装、TO-264封装或TO-257封装等的通孔封装中的支撑部102B的半导体部件180的顶视图。图22是沿图21的断面线22-22切取的半导体部件180的断面图，图23是沿图21的断面线23-23切取的半导体部件180的断面图。为了简明，一起描述图21～23。除了支撑部102B被配置为包含从导电材料体136延伸的漏极引线182以外，半导体部件180与半导体部件150类似。因此，图21～23所示的半导体部件180的支撑部由附图标记102B识别。应当理解，图9中的断面线12-12和13-13所示的断面图也与图21的类似的区域对应。因此，图12和图13是图9和图21中的代表性的断面图。

图22示出漏电极182通过电连接器184与导电材料体136连接，并且，图18示出电连接器182和支撑部102B的漏电极116与器件接纳结构104电气隔离。

根据本实施例，半导体芯片50的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势连接。虽然半导体部件180被示为具有不在半导体芯片10和50的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10、半导体芯片50或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片50的表面54上或者与其接触地形成热传导材料，进一步增加热传导性。半导体部件150可示意性地由图6所示的示意图80代表，这里，III-N半导体器件50的基板是浮动的。

图24是包含安装有半导体芯片240和半导体芯片50的支撑部202的半导体部件200的顶视图。图25是沿图24的断面线25-25切取的半导体部件200的断面图，图26是沿图24的断面线26-26切取的半导体部件200的断面图，图27是沿图24的断面线27-27切取的半导体部件200的断面图，图28是沿图24的断面线28-28切取的半导体部件200的断面图，图29是沿图24的断面线29-29切取的半导体部件200的断面图，并且图30是沿图24的断面线30-30切取的半导体部件200的断面图。为了简明，一起描述图24～30。支撑部202包含器件接纳结构204和206、阳极引线208、阴极引线210，并且可被封装于诸如例如TO-220封装、TO-247封装、TO-264封装或TO-257封装等的通孔封装中。器件接纳结构204包含具有从一侧延伸的接片或连接器214的矩形部分212。因此，矩形部分212和接片214形成具有侧区域215和216的T形状。侧区域215和216可被称为底座或底座结构。矩形部分212用作器件接纳区域，并且，接片214的一部分用作阳极引线208。

器件接纳结构206包含与器件接纳区域212分开且电气隔离的导电材料体220。电连接器或互连部222从导电材料体220延伸，其中，电连接器222的一部分用作阴极引线210。虽然引线208和210被描述为矩形形状，但这些不是限制本实用新型，例如，引线208和210可具有其它的形状。

根据实施例，支撑部202是被配置为具有器件接纳结构204和器件接纳结构206的导电支撑结构。更具体而言，支撑部202可由诸如例如铜的导电材料制成，并且被配置为具有配合部分224和配合部分226。支撑部202可由诸如例如单件铜的单件导电材料制成。配合部分224的子部分用作器件接纳区域212且配合部分224的子部分用作侧区域215和216。器件接纳区域212可被称为硅支撑部分或硅支撑结构。配合部分226的子部分227用作漏极触点区域，并且，可被称为底座部分、漏极互连部、漏电极或漏极触点。根据实施例，缺口229由器件接纳结构204形成。因此，器件接纳结构204比器件接纳结构206薄，或者包含比器件接纳结构204薄的部分。电连接器222从导电材料体220延伸，其中，电连接器222的一部分用作阴极引线210。

半导体芯片240以倒装芯片配置被安装于器件支撑部202上。半导体芯片240具有表面242和表面244，其中，在表面242上或者由其形成阳极触点246，并且，在表面244上或者由其形成阴极触点248。阳极触点246通过使用可以为例如焊料的接合剂138与接片214接合。其它适当的接合剂包含裸片附接材料、金属或导电材料等。术语接合可被称为安装或附接等。阳极触点246在图24中被隐藏或者被遮挡视线，并因此由虚线或点线表示。

半导体芯片50被附接于半导体芯片240或漏极触点区域227上。更具体而言，在阳极触点248、底座部分216和漏极触点区域227上形成诸如例如焊料138的接合剂。通过使用接合剂138，III-N半导体芯片50的源极接合焊盘60与半导体芯片240的阴极触点248接合，栅极接合焊盘56与底座216接合，并且，漏极接合焊盘62与漏极触点区域227接合。

本领域技术人员可以理解，包含器件接纳结构204和206的支撑部202和半导体芯片240和50可被封装于诸如例如模塑化合物的保护材料中。应当注意，在封装之后，阳极引线208和阴极引线210从模塑化合物延伸。根据实施例，模塑化合物是热增强模塑化合物。

因此，半导体部件200包含半导体芯片50，该半导体芯片50包含部分层叠于包含硅基半导体基板的硅芯片240上的III-N基半导体基板。半导体芯片50被倒装，使得源极接合焊盘60与阴极248电气接触。III-N半导体芯片50以倒装芯片配置被部分安装于半导体芯片240上，在该倒装芯片配置中，半导体芯片50的源极接合焊盘60与半导体芯片240的阴极触点248电连接。栅极接合焊盘56与底座216电连接。应当注意，底座216用作底座结构，使得栅极接合焊盘56、源极接合焊盘60和漏极接合焊盘62在部分地在半导体芯片240上安装半导体芯片50之后基本上处于同一面中并且提供帮助在支撑部202上固定半导体芯片240的手段。但是，这不是限制本实用新型。例如，可通过使用凸块处理制造栅极接合焊盘56。类似地，可以使用凸块处理以在阴极触点248上形成导电隔离件结构。

根据本实施例，半导体芯片50的III-N基板或III-N半导体材料是浮动的，即，不与电势的源极电连接。虽然半导体部件200被示为具有不在半导体芯片50的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片50的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片50的表面54上或者与其接触地形成热传导材料，进一步增加热传导性。

图31是被配置为用于制造半导体部件300的支撑部302的顶视图。根据本实用新型的另一实施例，半导体部件300包含半导体芯片10A(在图2中表示)和安装于支撑部302上的半导体芯片30。图32是制造中的半导体部件300的顶视图。图33是沿图32的断面线33-33切取的半导体部件300的断面图；图34是沿图32的断面线34-34切取的半导体部件300的断面图；图35是沿图32的断面线35-35切取的半导体部件300的断面图；图36是沿图32的断面线36-36切取的半导体部件300的断面图；图37是沿图32的断面线37-37切取的半导体部件300的断面图；图38是沿图32的断面线38-38切取的半导体部件300的断面图；并且图39是沿图32的断面线39-39切取的半导体部件300的断面图。为了简明，一起描述图31～39。支撑部302包含具有主表面306和308的导电基板304，并且包含器件接纳区域310、底座312和延伸314。支撑部302可封装于诸如例如TO-220封装、TO-247封装、TO-264封装或TO-257封装等的通孔封装。根据实施例，导电基板304具有具有四个角部区域的矩形形状。底座312横向分开器件接纳区域310与延伸314，即，底座312处于器件接纳区域310与延伸314之间。底座312从表面306向上延伸并且具有表面316和侧壁318和320。根据实施例，导电基板304是铜。用于导电基板304的其它适当的材料包含铝或银等。

电气延伸322从导电基板304的角部区域延伸，其中，延伸322的一部分用作漏极引线324。半导体部件300还包括与导电基板304电气隔离的矩形互连部326、与导电基板304电气隔离的矩形互连部328、与导电基板304电气隔离的矩形互连部330、和与导电基板304电气隔离的互连部332。作为例子，互连部332具有正方形主体区域332A和从正方形主体区域332A延伸的延伸部332B。互连部326的一部分336用作栅极引线，互连部328的一部分338用作Kelvin引线，互连部330的一部分340用作感测引线，并且，互连部332的一部分342用作源极引线。虽然互连部326、328和330被描述为具有矩形形状且互连部332被描述为具有带有延伸的正方形形状，但这不是限制本实用新型，并且，互连部326、328、330和332可具有其它形状。

图33示出漏极引线324和从导电基板304延伸的延伸部322。

电气绝缘材料层350在器件接纳区域310上形成。根据实施例，电气绝缘层350包含陶瓷材料。导电材料在电气绝缘材料层350上形成并且被构图为形成器件接纳结构352和互连结构354。根据实施例，器件接纳结构352具有包括从一侧延伸的延伸部358的矩形器件接纳区域356和在延伸部358延伸的相对侧形成的触点区域360。互连结构354是用作栅电极的互连结构的矩形结构。与触点区域360类似，延伸部358还用作触点区域并且可被称为触点区域358。导电基板304、电气绝缘层350和导电材料352形成直接接合铜基板354。

源极引线342和Kelvin引线338分别通过导电元件362和364与器件接纳结构352电连接，并且，栅极引线336通过导电元件366与互连结构354电连接。作为例子，导电元件362、364和366是夹子。夹子362具有通过导电接合剂138与互连部332接合的端部362A和通过导电接合剂138与器件接纳结构352接合的端部362B。夹子364具有通过导电接合剂138与互连部338接合的端部364A和通过导电接合剂138与器件接纳结构352接合的端部364B。夹子366具有通过导电接合剂138与互连部326接合的端部366A和通过导电接合剂138与器件接纳结构352接合的端部366B。导电接合剂138可以是焊料或导电糊剂等。

半导体芯片10A以倒装芯片的方式被安装于夹子362、364和366上。更具体而言，源极接合焊盘18通过导电接合剂138与夹子362和夹子364接合，并且，栅极接合焊盘16A通过接合剂138与夹子366接合。术语安装可被称为接合或附接等。漏极触点20通过接合导线331与感测引线340接合。由于半导体芯片10A以倒装芯片的方式被安装，因此，栅极接合焊盘16A和源极接合焊盘18被隐藏或者被遮挡视线。因此，栅极接合焊盘16A和源极接合焊盘18在图32中由点线或者虚线表示。

半导体芯片30被附接于半导体芯片70和底座312。更具体而言，在漏极触点20上形成接合剂138，并且，在底座部分134的一部分上形成接合剂138。III-N半导体芯片30的源极接合焊盘40通过接合剂138与半导体芯片10A的漏极触点20接合，并且III-N半导体芯片30的漏极接合焊盘42通过接合剂138与底座312接合。如上所述，适于作为接合剂138的材料包括焊料或导电糊剂等。

本领域技术人员可以理解，支撑部302和半导体芯片10A和30可被封装于诸如例如模塑化合物的保护材料中。应当注意，在封装之后，栅极引线336、Kelvin引线338、源极引线342、感测引线340和漏极引线324从模塑化合物延伸。根据实施例，模塑化合物是热增强模塑化合物。

根据本实施例，半导体芯片30的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势或固定电势连接。虽然半导体部件300被示为具有不在半导体芯片10A和30的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10A、半导体芯片30或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片30的表面34上或者与其接触地形成热传导材料，进一步增加热传导性。

图40是包含安装半导体芯片10A(在图2中表示)和半导体芯片30的支撑部302的半导体部件400的顶视图。图41是制造中进一步的半导体部件400的顶视图。图42是沿图41的断面线42-42切取的半导体部件400的断面图。为了阐明，一起描述图40～42。除了在半导体部件400中不存在互连部328和330、Kelvin引线338、感测引线340和夹子364以外，半导体部件400与半导体部件300类似。应当理解，图41所示的断面线33-33、34-34、36-36、38-38和39-39所示的断面图可能看起来与图32所示的断面线33-33、34-34、36-36、38-38和39-39所示的断面图相同。因此，图33、图34、图36、图38和图39是图32和图41中的代表性的断面图。支撑部302被配置为通过诸如例如TO-220封装、TO-247封装、TO-264封装或TO-257封装等的通孔封装被封装。

图43是包含安装有半导体芯片10A(在图2中表示)和半导体芯片30的支撑部502的半导体部件500的顶视图。图44是沿图43的断面线44-44切取的半导体部件500的断面图；图45是沿图43的断面线45-45切取的半导体部件500的断面图；图46是沿图43的断面线46-46切取的半导体部件500的断面图；图47是沿图32的断面线47-47切取的半导体部件500的断面图；图48是沿图43的断面线48-48切取的半导体部件500的断面图。应当理解，图43所示的断面线33-33所示的断面图看起来与图32所示的断面线33-33所示的断面图相同。因此，图33是沿图43和图41的断面线33-33切取的代表性的断面图，这里，为了应对不同的实施例的编号，附图标记可被调整。为了阐明，一起描述图43～48。支撑部502包含具有主表面506和508的导电基板504，并且包含互连区域509、器件接纳区域510、底座512和延伸部14。支撑部502被配置为在诸如例如TO-220封装、TO-247封装、TO-264封装或TO-257封装等的通孔封装中被封装。根据实施例，导电基板504具有包括四个角部区域的矩形形状。底座512横向分开器件接纳区域510与延伸部514，即，底座512处于器件接纳区域510与延伸部514之间。底座512从表面506向上延伸并且具有表面516和侧壁518和520。根据实施例，导电基板504是铜。用于导电基板504的其它适当的材料包含铝或金属等。

电气延伸部522从导电基板504的角部区域延伸，其中，延伸部522的一部分524用作漏极引线。半导体部件500还包括与导电基板504电气隔离的矩形互连部526和与导电基板504电气隔离的互连部532。作为例子，互连部532具有正方形主体区域532A和从正方形主体区域532A延伸的延伸部532B。互连部526的一部分536用作栅极引线，互连部528的一部分用作源极引线。虽然互连部526被描述为具有矩形形状且互连部532被描述为具有带有延伸部的正方形形状，但这不是限制本实用新型，并且，互连部526和532可具有其它形状。

电气绝缘材料层550在器件接收区域510上形成。根据实施例，电气绝缘层550包含陶瓷材料。导电材料在电气绝缘层550上形成并且被构图为形成器件接纳结构552和互连结构554。根据实施例，器件接纳结构552具有带有从一侧延伸的延伸部558的矩形部分556和在延伸部558延伸的相对侧形成的触点区域560，并且，互连结构554是用作栅电极的互连结构的矩形结构。矩形部分556具有器件接纳区域556A和夹子配合区域556B。与触点区域560类似，延伸部558还用作触点区域并且可被称为触点区域558。导电基板504、电气绝缘材料层550和导电材料552形成直接接合的铜基板559。

半导体芯片10A以倒装芯片的方式被安装于器件接纳区域556A上。更具体而言，源极接合焊盘18通过导电接合剂138与器件接纳区域556A接合，并且，栅极接合焊盘16A通过接合剂138与互连结构554的一部分接合。术语安装可被称为接合或附接等。由于半导体芯片10A以倒装芯片的方式被安装，因此，栅极接合焊盘16A和源极接合焊盘18被隐藏或者被遮挡视线。因此，栅极接合焊盘16A和源极接合焊盘18在图43中由点线或者虚线表示。

半导体芯片30被附接于半导体芯片10A和底座512。更具体而言，在漏极触点20上形成接合剂138，并且，在底座512的一部分上形成接合剂138。III-N半导体芯片30的源极接合焊盘42通过接合剂138与半导体芯片10A的漏极触点20接合，并且，III-N半导体芯片30的漏极接合焊盘42通过接合剂138与底座512接合。如上所述，适于接合剂138的材料包括焊料、导电裸片附接材料或导电模塑化合物等。

源极引线532通过导电元件562与夹子配合区域电连接，并且，栅极引线536通过导电元件566与互连结构554电连接。作为例子，导电元件562和566是夹子。夹子562具有通过导电接合剂138与互连部532接合的端部562A和通过导电接合剂138与夹子配合区域556B接合的端部562B。夹子566具有通过导电接合剂138与互连部526接合的端部566A和通过导电接合剂138与互连部554接合的端部566B。导电接合剂138可以是焊料、导电粘接剂或导电材料等。

本领域技术人员可以理解，支撑部502和半导体芯片10A和30可被封装于诸如例如模塑化合物的保护材料(未示出)中。应当注意，在封装之后，栅极引线536、源极引线536和漏极引线524从模塑化合物延伸。根据实施例，模塑化合物是热增强模塑化合物。

根据本实施例，半导体芯片30的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势或固定电势连接。虽然半导体部件500被示为具有不在半导体芯片10A和30的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10A、半导体芯片30或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加，即，热传导性增加。另外，可通过在半导体芯片30的表面34上或者与其接触地形成热传导材料，进一步增加热传导性。

图49是根据本实用新型的实施例的被配置为用于制造半导体部件600的支撑部602的顶视图。半导体部件600包含安装有半导体芯片10A和50的支撑部602。图50是制造中进一步的安装有半导体芯片10A和半导体芯片50的半导体部件600的顶视图。图51是沿图50的断面线51-51切取的半导体部件600的断面图；图52是沿图50的断面线52-52切取的半导体部件600的断面图；图53是沿图50的断面线53-53切取的半导体部件600的断面图；图54是沿图50的断面线54-54切取的半导体部件600的断面图；图55是沿图50的断面线55-55切取的半导体部件600的断面图。为了阐明，一起描述图49～55。支撑部602包含器件接纳结构604和606、栅极引线608、Kelvin引线610、源极引线612，并且，被配置为封装于QFN封装中。器件接纳结构604包含具有从矩形部分620的一侧延伸的接片622以形成缺口624的矩形部分620。在缺口624中形成具有L形状的触点互连部628，其中，触点互连部628与矩形部分620和接片622电气隔离。根据实施例，触点互连部628具有可相互呈直角的腿部分和脚部分。脚部分被配置为与栅极接合焊盘16A配合，并且，腿部分具有用作栅极引线608或栅极柱的端部区域。Kelvin引线610具有矩形形状，并且与矩形部分620一体化且从其延伸。源极引线612是具有与矩形部分620的角部区域一体化且从其延伸的部分的矩形导电材料。器件接纳结构606包含与矩形部分620和接片622分开且电气隔离的导电材料体636。虽然引线608、610和612被描述为L形状或矩形形状，但这些不是限制本实用新型，即，引线608、610和612可具有其它的形状。

根据实施例，支撑部602是被配置为具有器件接纳结构604和器件接纳结构606的导电支撑结构。更具体而言，支撑部602可由诸如例如铜的导电材料制成，并且被配置为具有配合部分632和配合部分634。支撑部602可由诸如单件铜的单件导电材料制成。配合部分632可被称为硅支撑部分或硅支撑结构，并且，配合部分634可被称为底座部分、漏极互连部、漏电极或漏极触点。根据实施例，底座部分634的一部分比硅支撑部分632厚，由此，它可被描述为底座部分。

半导体芯片10A以倒装芯片的方式被安装于器件支撑部602。如参照图2讨论的那样，半导体芯片10A具有在其顶表面12上或者由其形成的栅极接合焊盘16A、在顶表面12上或者由其形成的源极接合焊盘18和在底表面14上或者由其形成的漏极触点20(在图52中表示)。术语安装可被称为接合或附接等。由于半导体芯片10A以倒装芯片的方式被安装，因此，栅极接合焊盘16A和源极接合焊盘18被隐藏或者被遮挡视线。因此，栅极接合焊盘16A和源极接合焊盘18由点线或者虚线表示。因此，半导体芯片10A的源极接合焊盘18A被附接于硅支撑部632，并且，半导体芯片10A的栅极接合焊盘16A被附接于触点互连部628的脚部分。更具体而言，源极接合焊盘18A通过使用接合剂138与硅支撑部接合，并且，栅极接合焊盘16A通过使用接合剂138与触点互连部628的脚部分接合。适于接合剂138的材料包含焊料、导电环氧树脂或导电粘接剂等。

半导体芯片50被附接于半导体芯片10A和底座部分634。具体而言，在漏极触点20上形成接合剂138，并且，在底座部分634的一部分上形成接合剂138。III-N半导体芯片50的源极接合焊盘62通过接合剂138与半导体芯片10A的漏极触点20接合，并且，III-N半导体芯片50的漏极接合焊盘62通过接合剂138与底座部分634接合。

本领域技术人员可以理解，包含器件接纳结构604和606的支撑部602和半导体芯片10A和50可被封装于诸如例如模塑化合物的保护材料(未示出)中。应当注意，在封装之后，栅极引线608、Kelvin引线610和源极引线612从模塑化合物延伸。根据实施例，模塑化合物是热增强模塑化合物。

根据本实施例，半导体芯片30的III-N基板或III-N半导体材料是浮动的，即，III-N基板不与电势或固定电势连接。虽然半导体部件600被示为具有不在半导体芯片10A和50的活性区域上形成的接合焊盘，但这不是限制。可在半导体芯片10A、半导体芯片50或者两者的活性区域上形成接合焊盘，这降低制造成本，原因是接合焊盘不需要附加的面积。在活性区域上形成接合焊盘还增加接合焊盘的尺寸，这改善热性能，原因是热传导增加。另外，可通过在半导体芯片50的表面52上或者与其接触地形成热传导材料，进一步增加热传导性。

虽然这里公开了某些优选的实施例和方法，但是本领域技术人员从以上的公开可以清楚地看出，在不背离本实用新型的精神和范围的情况下，可提出这些实施例和方法的变化和修改。本实用新型应仅限制到所附的权利要求和适用的法律的规则和原理所要求的程度。