高压半导体功率器件的制作方法

本实用新型涉及，具体涉及一种高压半导体功率器件。

背景技术：

为了避免半导体功率器件被杂质离子污染或与周围环境中某些成分发生化学反应而导致其表面电学性能发生变化，需要在半导体功率器件中设置钝化层，以屏蔽来自外界的影响，保证其能够稳定和可靠的工作。但是这些杂质离子尤其是钠离子在钝化层中移动会引起电子积累，影响半导体功率器件表面的电场和分布，进而导致半导体功率器件工作时漏电流增大和击穿特性退化。

高压半导体功率器件工作在高温高压环境下时其钝化层中的杂质离子会变得更加活跃，通过电场作用进行再分布使得高压半导体功率器件的表面电场发生变化，击穿电压不稳定出现蠕变，漏电流持续增加最终导致器件失效。因此，对高压半导体功率器件的钝化层需要进行更加完善的钝化处理，使其具备较强的抗外界杂质离子污染能力和在高温高压环境下保持稳定的击穿电压和漏电流。

技术实现要素：

为了克服现有技术的缺陷，本实用新型提供了一种高压半导体功率器件。

第一方面，本实用新型中一种高压半导体功率器件的技术方案是：

硅衬底；

氧化硅薄膜层，所述氧化硅薄膜层淀积在所述硅衬底上；

介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔；

金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触；

氮化硅薄膜层，所述氮化硅薄膜层淀积在所述金属层及其所在平面上，所述氮化硅薄膜层包括焊接窗口；

聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述氮化硅薄膜层上。

本发明进一步提供的优选技术方案为：

所述聚酰亚胺保护层的厚度为5～100um。

第二方面，本实用新型中另一种高压半导体功率器件的技术方案是：

硅衬底；

氧化硅薄膜层，所述氧化硅薄膜层淀积在所述硅衬底上；

介质层，所述介质层淀积在所述氧化硅薄膜层上，所述介质层包括接触孔；

金属层，所述金属层淀积在所述介质层上，并向下填入所述接触孔且与所述硅衬底的有源区接触；

聚酰亚胺保护层，所述聚酰亚胺保护层通过丝网印刷淀积在所述金属层上并在其表面形成焊接窗口。

本发明进一步提供的优选技术方案为：

所述聚酰亚胺保护层的厚度为5～100um。

与最接近的现有技术相比，本实用新型的有益效果是：

本实用新型提供的一种高压半导体功率器件，包含由氧化硅薄膜层、介质层、氮化硅薄膜层和聚酰亚胺保护层组成的复合结构或者由氧化硅薄膜层、介质层、氮化硅薄膜层和聚酰亚胺保护层组成的复合结构，，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。

附图说明

图1：本实用新型实施例中硅衬底有源区示意图；

图2：本实用新型实施例中介质层示意图；

图3：本实用新型实施例中氧化硅薄膜层示意图；

图4：本实用新型实施例中金属电极示意图；

图5：本实用新型实施例中氮化硅薄膜层示意图；

图6：本实用新型实施例中一种聚酰亚胺保护层示意图；

图7：本发明实施例中另一种聚酰亚胺保护层示意图；

图8：本发明实施例中单个器件中氮化硅薄膜层俯视示意图；

图9：本发明实施例中与单个器件对应的丝网俯视图示意图；

图10：本发明实施例中局部晶圆中氮化硅薄膜层俯视示意图；

图11：本发明实施例中与局部晶圆对应的丝网俯视图示意图；

其中，11：硅衬底N-层；12：硅衬底N+层；13：P+区；21：氧化硅薄膜层；22：介质层；23：金属层；24：氮化硅薄膜层；25：氮化硅薄膜层；31：挡板；32：丝网。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

下面结合附图，对本实用新型实施例提供的一种高压半导体功率器件进行说明。

本实施例中高压半导体功率器件包括硅衬底、氧化硅薄膜层、介质层、金属层、氮化硅薄膜层和聚酰亚胺保护层。其中，

硅衬底可以为P型衬底，氧化硅薄膜层淀积在硅衬底上。

介质层淀积在氧化硅薄膜层上，介质层包括接触孔。

金属层淀积在介质层上，并向下填入接触孔且与硅衬底的有源区接触。

氮化硅薄膜层淀积在金属层及其所在平面上，氮化硅薄膜层包括焊接窗口。

聚酰亚胺保护层通过丝网印刷淀积在氮化硅薄膜层上。

本实施例中氧化硅薄膜层、介质层、氮化硅薄膜层和聚酰亚胺保护层组成的复合结构，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。

图1为本发明实施例中硅衬底有源区示意图，如图所示，本实施例中硅衬底包括硅衬底N-层11、硅衬底N+层12和P+区13。氧化硅薄膜层21淀积在硅衬底上，有源区窗口为硅衬底的有源区的窗口，便于金属电极淀积在有源区上。

图2为本发明实施例中介质层示意图，如图所示，本实施例中介质层22淀积在氧化硅薄膜层21和有源区组成的组合结构的表面上。

图3为本发明实施例中接触孔示意图，如图所示，本实施例中对介质层22进行光刻和刻蚀形成接触孔，有源区通过该接触孔暴露出来，便于电极金属淀积。

图4为本发明实施例中金属电极示意图，如图所示，本实施例中金属层淀积在介质层22上，其中一部分金属层也向下填入接触孔内与有源区接触。最后对金属层进行光刻和刻蚀形成金属电极23。

本实施例中氧化硅薄膜层作为半导体功率器件钝化层，可以防止硅衬底被杂质离子污染或与周围环境中某些成分发生化学反应而导致其表面电学性能发生变化。

图5为本发明实施例中氮化硅薄膜层示意图，如图所示，本实施例中金属电极23淀积在介质层22上并向下填入接触孔与有源区接触。在金属电极23及其所在平面即金属电极23和介质层22上淀积氮化硅薄膜层24，对氮化硅薄膜层24进行光刻和刻蚀形成焊接窗口，金属电极24的一部分通过焊接窗口暴露出来。

图6为本发明实施例中一种聚酰亚胺保护层示意图，如图所示，本实施例中聚酰亚胺保护层25淀积在氮化硅薄膜层24上。

下面结合附图，对本实用新型实施例提供的另一种高压半导体功率器件进行说明。

本实施例中高压半导体功率器件包括硅衬底、氧化硅薄膜层、介质层、金属层和聚酰亚胺保护层。其中，

硅衬底可以为P型衬底，氧化硅薄膜层淀积在硅衬底上。

介质层淀积在氧化硅薄膜层上，介质层包括接触孔。

金属层淀积在介质层上，并向下填入接触孔且与硅衬底的有源区接触。

聚酰亚胺保护层通过丝网印刷淀积在金属层上并在其表面形成焊接窗口。

本实施例中氧化硅薄膜层、介质层和聚酰亚胺保护层组成的复合结构，其中聚酰亚胺保护层作为高压半导体功率器件钝化层的保护薄膜层，提高了高压半导体功率器件的可靠性，使其应用于高温高压环境时也可以保持稳定的击穿电压和漏电流。

图1为本发明实施例中硅衬底有源区示意图，如图所示，本实施例中硅衬底包括硅衬底N-层11、硅衬底N+层12和P+区13。氧化硅薄膜层21淀积在硅衬底上，有源区窗口为硅衬底的有源区的窗口，便于金属电极淀积在有源区上。

图2为本发明实施例中介质层示意图，如图所示，本实施例中介质层22淀积在氧化硅薄膜层21和有源区组成的组合结构的表面上。

图3为本发明实施例中接触孔示意图，如图所示，本实施例中对介质层22进行光刻和刻蚀形成接触孔，有源区通过该接触孔暴露出来，便于电极金属淀积。

图4为本发明实施例中金属电极示意图，如图所示，本实施例中金属层淀积在介质层22上，其中一部分金属层也向下填入接触孔内与有源区接触。最后对金属层进行光刻和刻蚀形成金属电极23。

本实施例中氧化硅薄膜层作为半导体功率器件钝化层，可以防止硅衬底被杂质离子污染或与周围环境中某些成分发生化学反应而导致其表面电学性能发生变化。

图7为本发明实施例中另一种聚酰亚胺保护层示意图，如图所示，本实施例中聚酰亚胺保护层25淀积在金属电极23上并在金属电极23的表面形成焊接窗口，金属电极24的一部分通过焊接窗口暴露出来。

进一步地，上述实施例中通过丝网印刷在金属层或氮化硅薄膜层上淀积聚酰亚胺胶可以采用下述实施步骤：

1、在丝网上设置多个对位标记，对位标记与待加工晶圆一一对应。本实施例中在丝网上设置对未标记可以保证在加工单个或多个半导体功率器件的钝化层时，准确地在每个待加工晶圆上淀积聚酰亚胺层，提高钝化层加工的准确性和可靠性。

图8为本发明实施例中单个器件中氮化硅薄膜层俯视示意图，图9为本发明实施例中与单个器件对应的丝网俯视图示意图，如图所示，挡板31与金属电极23对应，丝网32中未被挡板31遮蔽的部分与氮化硅薄膜层24对应。同时，挡板31与焊接窗口暴露出的金属电极2323对应，丝网32中未被挡板31遮蔽的部分与焊接窗口未暴露出的金属电极23及其平面部分对应。

图10为本发明实施例中局部晶圆中氮化硅薄膜层俯视示意图，图11为本发明实施例中与局部晶圆对应的丝网俯视图示意图，如图所示，挡板31与金属电极23一一对应，丝网32中未被挡板31遮蔽的部分与氮化硅薄膜层24一一对应。

2、将丝网按照对位标记布置在待加工晶圆的上方。本实施例中丝网按照对位标记布置在待加工晶圆的上方后，每个待加工晶圆与丝网的间距应该保持相同，从而使得聚酰亚胺层准确地淀积在所有的待加工晶圆上。同时，挡板31与焊接窗口暴露出的金属电极23一一对应，丝网32中未被挡板31遮蔽的部分与焊接窗口未暴露出的金属电极及其平面部分一一对应。

3、在丝网上涂覆聚酰亚胺胶，聚酰亚胺胶透过丝网淀积在氮化硅薄膜层上。

本实施例中在实施步骤2之前还需要依据半导体功率器件的实际性能要求调整丝网与待加工晶圆的间距，该间距范围可以为5～100um。即本实施例中聚酰亚胺保护层的厚度可以达到为5～100um。

本实施例中在实施步骤3后可以对聚酰亚胺胶进行前烘和固化形成聚酰亚胺保护层，其中前烘的温度可以为70～130℃，前烘的时间可以为1～5min；固化的温度可以为250～450℃，固化的时间可以为30～100min。本实施例中采用前烘和固化两个工序即可形成聚酰亚胺保护层，省略了传统工艺中涂胶、前烘、光刻、显影和固化等工序，减小加工风险。

本实施例中采用丝网印刷方法涂覆聚酰亚胺保护层，进而对其进行前烘和固化形成聚酰亚胺保护层，加工流程较少且能够防止聚酰亚胺保护层脱落提高半导体功率器件的工作可靠性；通过丝网印刷方法还可以调整聚酰亚胺保护层的厚度，使其满足半导体功率器件应用于高压高温环境时的性能要求；通过丝网印刷方法还可以同时对多个晶圆进行聚酰亚胺保护层加工，提高了半导体功率器件钝化层制造的工作效率并降低了工作成本。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。