1.一种测试结构，其特征在于：所述测试结构包括呈阵列设置的多个MOS晶体管；所述MOS晶体管包括形成于衬底中的SiGe源区、SiGe漏区以及形成于所述衬底上并位于所述SiGe源区与SiGe漏区之间的栅极结构；所述SiGe源区及SiGe漏区均通过第一连接金属层引出，用于测试SiGe界面整合质量。
2.根据权利要求1所述的测试结构，其特征在于：所述测试结构至少包括5000个MOS晶体管。
3.根据权利要求1所述的测试结构，其特征在于：所述衬底偏置，所述栅极结构浮空，所述SiGe源区与所述SiGe漏区相连，用于采用两端法测试MOS晶体管的漏电流。
4.根据权利要求1所述的测试结构，其特征在于：所述SiGe源区、SiGe漏区、栅极结构及衬底均通过所述第一连接金属层引出，用于采用四端法进行MOS晶体管测试。
5.根据权利要求1所述的测试结构，其特征在于：所述SiGe源区及SiGe漏区均通过导电柱与所述第一连接金属层相连。
6.根据权利要求1所述的测试结构，其特征在于：所述测试结构设置于晶圆的切割道区域。
7.根据权利要求1所述的测试结构，其特征在于：所述栅极结构包括多晶硅栅极及形成于所述多晶硅栅极两侧的侧墙结构。
8.根据权利要求1所述的测试结构，其特征在于：所述衬底为Si衬底或Ge衬底。
9.根据权利要求1所述的测试结构，其特征在于：所述呈阵列设置的多个MOS晶体管中，相邻两行MOS晶体管之间通过浅沟槽隔离结构隔离，位于同一列的MOS晶体管共用栅极结构。