相关申请的交叉引用
本申请为部份延续自申请于2013年10月17日的美国申请no.14/056,287，其主张于2013年3月9日申请的美国临时申请no.61/775,540和no.61/775,544的优先权权益。通过引用将上述申请的每一个的全文并入本案。
本发明涉及用于功率器件和功率集成电路的半导体封装。
背景技术：
半导体器件和集成电路(ics)一般包含于半导体封装中，该半导体封装包括保护涂层或密封剂以防止部件在处理和组装期间、运输过程中和将部件安装到印刷电路板时的损坏。由于成本的原因，密封剂优选由塑料制成。塑料的“模塑化合物”在液体状态下，在冷却并固化为固体塑料之前注入到围绕器件和其互连的处于升高的温度的模腔中。这类的封装通常被称为“注塑成型”。
到器件的互连通过金属引线框架来执行，其一般由铜制成，将来自半导体器件或“裸芯”的电流和热传导到印刷电路板内及其周围。裸芯和引线框架之间的连接件一般包括导电或绝缘的环氧树脂以将裸芯安装到引线框架的“裸芯垫”上，并且包括金属焊线(通常是金、铜或铝)以将裸芯的表面连接件连接至引线框架。或者，焊球、金凸块或铜柱可以用于直接将裸芯的顶侧连接件粘接到引线框架上。
虽然金属引线框架在成品中充当电和热的导体，在制造过程中，引线框架将暂时将器件元件保持在一起直到塑料硬化。在塑料固化后，通过机械切割，将封装的裸芯与同一引线框架上形成的其他的封装分隔开或“分离”。切割切断开金属引线框架，并且在某些情况下也切开硬化的塑料。
在“底脚”半导体封装中，即在金属引线或“针脚”突出到塑料之外且终止在底脚，然后使用机械成形弯曲引线以将它们设定为它们的最终形状。然后将最终的器件封装进卷带和滚动条，为组装到客户的印刷电路板(printedcircuitboard，以下简称pcb)作准备。
图1a所示为底脚封装1的一个示例，其包括半导体裸芯5、塑料2、接合焊线6c和6d、金属引线3b、3c、3d以及金属裸芯垫3a。金属引线和引线框架包括制造过程中与单一的引线框架3分隔开的元件。引线3b、3c、3d比金属裸芯垫3a更薄，在裸芯垫3a的底表面8上方的一高度处离开塑料体2(也示于图1b)，并且必须在弯曲部分4b、4c和4d中向下弯曲以便金属引线3b、3c和3d的非弯曲部分平躺或在pcb上与金属裸芯垫3a的平坦底表面8“共面”。这种封装由于其弯曲引线的形状有时被称为“鸥翼式”封装。
这样的底脚封装被制造成各种尺寸和针脚结构，范围从用于封装晶体管和简单ic(如双极结型晶体管、功率mosfet和并联电压调节器)的3个引线，到用于封装集成电路(ic)的许多个引线。迄今为止，使用注塑成型底脚塑料封装已经制造了数十亿个的产品。普通封装包括像sc70和sot23封装之类的小型晶体管封装、诸如sop-8、sop-16或sop-24之类较小的外形封装和对于更多针脚数的底脚式四方形扁平封装或lqfp。lqfp可以每个封装具有64或更多引线，以偶数量在其四个边缘中的每个边缘上分配其引线，而sot和sop封装仅具有位于两边上的引线。
为了达到引线弯曲工艺，sop和lqfp的最小封装高度通常超过1.8mm。包括诸如sot23-3、s0t23-5、sot23-6和sot223的小外形晶体管封装、诸如sc70的小芯片封装、tsop-8薄小外形封装和tss0p-8薄型超小外形封装的一些封装已经设计为更薄型，薄如1mm。在1mm厚度以下，制造这些封装中的任何一种都变得困难。即便对于更大的封装高度，在引线弯曲期间保持良好的引线共面性在鸥翼式封装的批量制造中也受到持续的关注。
以严格规范和公差精确成形引线是有问题的。客户将变形的引线认为是质量缺陷，要求形式校正行动响应并承诺改善的计划。在极端情况下，超出了特定公差的制造可导致制造中断，这会引发经济惩罚、取消供货商资格甚至诉讼。在制造过程中对引线弯曲的缺乏控制不是这些封装的唯一限制。因为在1c封装中封装高度是主要的考虑因素，引线框架的厚度被限制，通常为200μm或更小，由于无法有效地将来自裸芯的热量传播到印刷电路板或散热器，因此它表现出相对较差的功率消散能力。
像图1a中所示的dpak或d2pak构造的功率封装，使用更厚的金属，为集成电路封装的2.5倍，具体为500μm。因此，随着时间的演进，ic变得越来越“高科技”，ic封装和功率封装在它们的制造方法上已分道扬镳，其需要复杂的制造且适用于仅使用在昂贵回流印刷电路板(pcb)组装线。反之，功率封装依赖旧的“低技术”工厂和工艺，一般是使用“波峰焊接”技术在传统pcb工厂中安装的板。对于相同的pcb面积，以波峰焊接为基础的工厂可以大大降低制造成本——是回流组装工厂的成本的二分之一到四分之一。
由于年代久远，功率封装最小尺寸和公差趋向于大于新式的ic封装，再次参照图1a，引线3c、3b和3d间的针脚节距为1.5mm。反之，现今的ic通常采用为0.4mm的中心到中心针脚间距。图1b所示为在沿着并通过引线3d的切割线处获取的封装1的剖面图，包括用作电和热导体的裸芯垫3a、不连接至裸芯垫3a的引线3d、半导体裸芯5、导体接合焊线6d和模制塑料2。裸芯垫3a包括上表面18和下表面8，并且被模制塑料2四面包覆。裸芯垫3a也以距离16横向延伸超过模制塑料2，并且包括沿着上表面18未被模制塑料2所包覆的暴露表面。
导电引线3d平行于下表面8，在下表面8上方但低于模制塑料2的顶表面的一高度离开模制塑料2。导电引线3d被机械地弯曲成弯曲部分4d，以使导电引线3d的末端坐落位于上方并且与下表面8共面。裸芯5的表面的特定金属部分称为接合焊垫，通过导体接合焊线6d焊接至导电引线3d，使能够从印刷电路板电连接至接合焊垫。接合焊线6d可以包括金、铝或铜。该接合焊垫可构成特定的专用金属化区域，例如栅极焊垫，或在大功率器件的情况下可包含大阵列金属坐落于大阵列有源晶体管上方。
例如，在垂直功率mosfet或绝缘栅极双极晶体管(insulategatebipolartransistor，igbt)中，通常裸芯5的大面积顶部金属电连接到器件的源极，更小的接合焊垫连接到它的栅极或输入端，裸芯5的背面电连接至漏极或器件的输出端，通过裸芯粘接35、胶或焊料的薄导电层直接连接到裸芯垫3a。在制造中，接合焊线6d不能下垂并触碰裸芯垫3a，否则该器件将变成电短路的。在非常高电流器件中，接合焊线6d可被以铜“夹”取代，一弯曲的金属片接触裸芯5上大面积的导体表面和导电引线3d。在一些封装设计中，导电引线3d的垂直位置与裸芯垫3a的上表面18是不共面的。
在制造过程中，由于弯曲发生于塑料成型后，与模制塑料2很大程度上间隔开横向距离17的弯曲部分4d或对模制塑料2的永久损坏，如裂痕、剥落以及导电引线3d和模制塑料2之间的分层可能产生。这种损坏在目视检查期间可导致产量损失，并且不能被捕获，可导致可靠性失效。如果弯曲部分4d弯曲过多或过少，使得导电引线3d的底部分不与裸芯垫3a的底表面8共面，制造缺陷的另一个来源可发生。
图1c所示的相似但稍有不同的剖面图，代表作为沿着并通过导电引线3b的切割线处获取的剖面图。在这种情况下，引线3b是实体的且电连接到裸芯垫3a。像导电引线3c和其他导电引线，导电引线3b不能以任何比最小横向距离17更接近模制塑料2的弯曲部分4b弯曲，否则模制塑料2可能被损坏。
封装1的底面图，即与底表面8共面的封装的底部，于图1d中示出，其中裸芯垫3a的暴露的底部侧三侧被模制塑料2所围绕，除了金属部分16或延伸超出塑料的“突出片”。引线3c、3b和3d不与底表面8共面的部分被以虚线示出，包括相应的弯曲部4c、4b和4d。
图2a示出制造的第一步骤，显示了在两个不同的剖面图中的裸芯垫3a，上图代表通过并沿着导电引线3b的剖面图，而下图代表通过和沿着导电引线3c的剖面图。制程以实心铜块开始，其选择性镀上锡的薄涂层(用于改善可焊性)，被保护层(即掩模30)所遮蔽，保护层典型地包括图案化的光阻材料或不易受到酸影响的有机材料。掩模30可以被均匀地应用，然后选择性地除去，例如使用光学曝光来限定要移除的区域，或者另一选择是可以通过模板掩模选择性的应用。
在应用和图案化之后，对图案化的掩模30进行烘烤以硬化材料。然后在酸中蚀刻铜片，例如包含以4∶1∶5混合的hcl∶fecl3∶h20的盐酸，包含以1∶20混合的hno3∶h2o2的硝酸，或者包括以4∶1混合的nh3∶h2o2的氨。如果铜被预镀上锡(sn)的薄层，则首先必须使用氢氟酸通过蚀刻将锡除去，氢氟酸包含以1∶1混合的hf∶hcl、以1∶1混合的hf∶hno3、或以1∶1混合的hf∶h2o。常见湿化学金属蚀刻的更详细的列表可以在半导体工艺教科书中或在网上于http：//www.cleanroom.byu.edu/wetetch.phtml上找到。锡和铜可以在一侧被蚀刻或通过浸渍在酸浴中被蚀刻。在浸渍蚀刻的情况下，为了防止引线框架过度的蚀刻以及薄化，金属引线框架的背面必须涂布另一保护层。为了清楚起见，此背面保护层未在图中示出，但这对半导体封装领域的技术人员而言是众所皆知的。
回到图2a，蚀刻后，铜形成l形，该l形的较厚部分包括裸芯垫3a以及指定为3z的薄“跳水板”突出物。在工艺继续之前，图案化掩模30随后被移除。在此步骤，显示的剖面图对于代表上述两个截面的示图二者而言是相同的。在图2b中，图案化掩模31被采用，并且重复蚀刻以蚀刻穿透跳水板突出物3z的部分。在上图中，跳水板突出物3z被保护而导致引线3b，而在下图中，跳水板突出物3z经由蚀刻与裸芯垫3a分开，产生独立引线3d和间隙32。引线3d通过连接至周围未示出的引线框架而被保持在其位置。蚀刻后，保护掩模31被移除。
接着，如图2c所示，使用薄的裸芯粘接层35将半导体裸芯5粘接到裸芯垫3a上，薄的裸芯粘接层35包括焊料或导电环氧树脂。在图2d的下剖面中，一个或多个接合焊线6d接合半导体裸芯5的顶部，将其连接至引线3d。在上剖面图中，无需接合焊线，因为裸芯粘接层35电连接裸芯5的背面到裸芯垫3a并且因此连接到引线3b。在焊线接合后，使用转注成型技术的塑料成型然后被使用，如在图2e中所描绘，以形成封装半导体裸芯5、接合焊线6d和其他接合焊线(未示出)、以及部分的裸芯垫3a、引线3b、3d和其它引线(未示出)的模制塑料2。在半导体中，转注成型优于注塑成型，因为它给予较少溢胶需去除的卓越模具。
在图2f中，引线3b和3d由机械“成形”工具弯曲，在其相应的引线中产生弯曲部分4b和4d，使得引线的底部与引线框架架3a的底表面8共面。最后，引线被剪切，引线3b和3d与引线框架3g断开连接。此切割操作已知为“单体化(singulation)”，因为包含许多已封装裸芯的一个引线框架被切割或切断分开成“单个”的已封装裸芯。在弯曲操作中，机械成形工具牢固地保持并支撑引线在间隔17中，以防止因操作产生的应力造成模制塑料2破裂。间隔17的长度由机械成型的工具的制造商所指定的尺寸来决定并且不能被减至小于指定的最小尺寸而不冒着在制造期间封装损坏的风险。从图2f中显而易见的是，间隔17和弯曲部分4b和4d代表着“浪费的”pcb面积，因为它们不包含有源半导体裸芯且它们也不代表有用的pcb面积。由于其不良的面积效率，因此该封装技术与空间敏感的应用(如智能手机和移动个人电子产品)是不协调的。
图3a示出了印刷电路板100的俯视图，印刷电路板位于用于将底脚封装1安装到pcb(即pcb着陆垫)上的导电迹线的下方。着陆垫包含四个焊接封装1的部件到pcb上的区域：焊接到引线3c的末端的导体41c，焊接到引线3b的末端的导体41b，焊接到引线3d的末端的导体41d，以及第四区域为包括导体41a的大型着陆垫，用于焊接到封装的裸芯垫3a的底部。在引线3c、3b和3d的情况下，使用波峰焊接从上方施加焊料。通过表面张力，焊料会自然湿润到引线和pcb导电迹线上。通过胶水或卷带使其机械地暂时固定位置，熔融焊料本身粘附到引线和pcb迹线上，并且一旦冷却硬化成固体，封装位置即被固定。
施加焊料的波峰焊接方法无法做用在用于连接到封装的裸芯垫3a的导体41a的大型着陆垫中。(标记为“3a”的虚线指示裸芯垫3a被定位在哪里)。在此情况下，薄片状焊料45必须在封装1被放置到印刷电路板之前手动地沉积到pcb上，然后裸芯垫3a必须在执行波峰焊接之前通过在烤箱中加热被焊接到位置上。于波峰焊接期间，裸芯垫3a可浮动在焊料上并且从其目标位置稍微移动，造成焊接过程些许不精确。为了防止在pcb上短路，部件不能安装的彼此太紧密。虚线44代表没有其他部件可以安装在此的“保留”区以避免电短路。根据印刷电路板制造商的设计规则，该保留区44可大幅增加在pcb上安装部件所需面积并且大大降低器件的面积封装密度。
图3b示出安装到两层pcb100的封装1的剖面图。如图所示，pcb100包括下导体层43a和43b，上导体层41a和41b以及介于其间的绝缘层，导电通孔42位于pcb的部分内。如图所示，在封装引线被焊接前，通过安置在pcb100的顶上的介于其间的焊料层45，将裸芯垫3a焊接到pcb导体41b上。焊料层45通常在波峰焊接之前熔化。波峰焊接后，焊料电连接引线3d到pcb导体41a。波峰焊接的特点是它通过焊料34d连接引线3d的侧面到pcb导体41a，但在引线3d和pcb导体41a间没有介于其间的焊料存在。
因此，在“低技术”pcb制造线，波峰焊接用于焊接所有部件，除了功率封装的大型裸芯垫以外，其反而在功率部件放置之前需要焊料或锡膏被手动地放置或分配。这种手动放置焊料的方法是缓慢且昂贵的，因此，仅用于较少部件时具有成本效益。如图所示，来自波峰焊接过程的焊料34a也爬升到裸芯垫3a的一侧。虽然这种焊料接合可充分承载功率部件的额定电流，它并不保证裸芯垫3a和pcb导体41b，42和43b之间的低热阻。如此，当功率部件与其它ic混合时，在波峰焊接制造中使用锡膏45仍是不可避免的。
一种替代的pcb组装方法(已知为回流制造)涉及在安装部件之前印刷锡膏遍及整个印刷电路板，但是该过程，虽然非常精确，但是缓慢且因此昂贵，特别是因为高成本的回流焊炉被要求以受控方式熔化焊料，以避免焊接时浮动的部件移动。虽然在智能手机，平板计算机，笔记本电脑和移动装置制造中是强制的，回流pcb组装很少被使用在较大的低成本消费装置中，如电视，汽车电子装置，消费产品，大型家电，或供电模块。
在如图1a所示的封装1中封装的一个常见器件为垂直功率mosfet，其包括三个电端子，该mosfet漏极从半导体裸芯5的背面电连接，栅极输入端以单线焊线接合至裸芯的顶侧上的栅极焊垫，源极要求多个源极接合焊线接合至覆盖大部分裸芯表面的大型顶侧金属。安装于上述的封装中的功率mosfet的电等同物被示于图3c中，其中功率mosfet47的栅极连接到导电引线3c，功率mosfet47的源极通过接合焊线6d连接到导电引线3d，并且背面漏极连接到裸芯垫3a以及导电引线3b。高电流路径包括由源极接合焊线所造成的源极连接中的大小为ls的寄生电感49a，以及由封装引线框架结构所造成的漏极连接中的大小为ld的寄生电感49b。
在操作中，源极电感49a出于几个原因而令人极为担忧。首先，导电引线3b可用于监测高电流流过裸芯垫3a后mosfet47的真实漏极电压和其寄生电感49b。包括接合焊线电感的源极电感49a可以是巨大的，即使ls＞ld。不像在漏极连接(同时具有背面裸芯垫3a和导电引线3b作为连接)中，在封装1中，分离的感测引线以测量mosfet47的真实源极电压是不可行的。然而在电路操作中，杂散源极电感是有问题的，且比漏极电感更糟糕。
特别是在功率mosfet切换为关闭时，在漏极电流中的任何变化可导致mosfet47的源极电压振荡。当源极电压振荡时，栅极至源极电压可能上升并在mosfet的阈值电压之上失效，使其多次开关并相应的增加了开关损耗。于高速开关中，连接到功率mosfet47的真实源极且绕过源极电感49a的分离的导体将是有利的。不幸的是，这种导电引线在现今的dpak和d2pak封装中是不可能的，因为导电引线3b在组装过程中被用于机械支撑且一定要与裸芯垫3a紧紧连接在一起。
导电引线3b的作用于图4a中示出，其中裸芯垫3a通过引线3b附接到引线框架条38。因此，当导电引线3c和3d无需附接到裸芯垫3a时，导电引线3b必须附接到裸芯垫3a，否则在制造过程中将没有东西可固定其位置，即在裸芯安装，焊线接合，成型期间或在裁切和成形步骤期间。
引线框架还示出每个裸芯通过模制塑料2的离散块来包封，特定地需要多个模腔与引线框架匹配。相应的模具形成塑料体来包封该裸芯及其接合焊线示于图4b中，其包括顶部模具37b和下部板37a，它们被推到一起形成模腔用于模制塑料2。每个和任何引线框架节距或封装尺寸的改变皆需要制造新的模子，昂贵的部件要求涉及精密加工的刚铁模子。
传统的铸模机都很大，通常重达200吨，或250吨的压模和模具基座。包括模腔工具，这样的系统的总成本通常是针对第一种封装类型的$15万美元加上对于每个额外的封装的另外$10万美元。新一代铸模机更昂贵，甚至为两倍的价格。此外，只要封装的引线框架和腔宽度或节距被改变，则其他设备(诸如裁切和成形机器)也必须被修改，这增加额外的$7万美元或更多的费用以适应新的封装外形因素。
因此，每个模腔是固定宽度，对于特定的封装是独一无二的，并且引线框架，例如dpak和d2pak，是不同的。使用标准的引线节距，每封装只有三个导电引线可能无需修改模具和模腔宽度。但是，由于如先前所描述的，裸芯垫一定连接着中心导电引线，这些标准化的封装仅可容纳多达三个分离的电连接。
利用限于三个电连接的器件大致可分为三种类型，即双端器件、三端垂直器件和三端横向器件。图5a示出为双端垂直器件的简化剖面图示例，其包括顶侧金属23a，块半导体材料20和覆盖外延层(overlyingepitaxiallayer)21，背面接触体22在平坦表面18上位于裸芯垫(未示出)顶上。在由钝化层48中的开口来限定的接合垫区域中，接合焊线6d与顶侧金属化体23a接触。钝化层48之下，氧化层或玻璃层25保护器件的表面免受污染。在操作中，电流由顶侧金属23a垂直流经外延层21和基板20到背面接触体22。存在于外延层21中的结，即半导体器件的结构，在理解主电流的流向的背景下并不重要而且未示出。虽然保护器件和电压钳也是示例，双端器件通常包括半导体二极管和整流器。
图5b示出了三端垂直功率器件的简化剖面图，如先前的示图，其包括顶侧金属23a，块半导体材料20和覆盖外延层21，以及在平坦表面18上位于裸芯垫(未示出)顶上的背面接触体22。如图所示，在由钝化层48中的开口来限定的接合垫区域中，顶侧金属化体23a由接合焊线6d接触，表示器件的高电流连接，主要电流垂直地从金属23流到背面金属接触体22。
在顶侧金属23a以外的区域中，氧化物层25保护该器件的表面免受污染。在一个区域中，金属层23b位于氧化物层25不被钝化层48所覆盖的部分的顶上，包括通过接合焊线6c而接触的第二接合垫。这种类型的连接被用于栅极或到器件的输入。三端垂直功率器件的示例包括功率双极晶体管、垂直功率mosfet、绝缘栅双极型晶体管(igbt)和闸流管。所示剖面图不包括存在于每个特定器件类型结构中的结，除了说明主要电流的流动是垂直的且第二接合垫被包括作为栅极输入端。
图6示出相同封装也可被用于三端横向器件，因此，通过接合焊线6b和顶侧金属23b电连接到外延层45和基板44并不构成该器件中的高电流路径。相反，器件内的主要电流在通过接合焊线6d接触的接合垫23d与通过接合焊线6a接触的接合垫23a间横向流动。因为主要电流流通经两条接合焊线而不是仅一条接合线，如同垂直器件的情况，横向器件的封装不可避免遭受更高的寄生封装，即焊线、电阻。另一个不同之处在于在横向器件的情况下，该器件的主要电流并非垂直流动，所以基板44的背面接触体和相关联的背面金属是不需要的。
总之，现今高容量的功率封装自几十年前开始以来只见到小小的进步。dpak和d2pak封装的工厂生产线过于呆板，需要大量的费用来适应多种封装类型。固有的封装被限制最多三个电端子，限制它们只适用于少数器件类型。封装的中心导电引线必须短路连接到裸芯垫，进一步限制半导体器件的布局的选项。该封装是低面积效率的，大“保留”区以及长导电引线必需便于引线弯折而不损坏压模制塑料封装。大的封装尺寸和长的接合焊线贡献于不期望的寄生电阻和电感。引线弯折是不精确的，使得难以确保引线和暴露的裸芯垫底部的良好共面性以及不利地影响pcb组装良率。在所有上述的限制的情况下，加强现今功率封装设计和制造能力的可能性以适应薄型或多引线封装在技术上和经济上仍然是个问题。
所需要的是新一代的功率封装，其能够在灵活，多用途且具有成本效益的生产线中提供薄型、低电感和多引线能力，具有优越的共面性。
技术实现要素：
如本文所使用的术语“功率封装”指的是半导体封装包含一个或多个半导体功率器件和/或一个或多个功率集成电路。功率器件是承载高电流的半导体器件，一般是1a到数百安培。功率器件可在低压降传导高电流，即包括低导通电阻的器件，其中功率消散最小。或者，功率器件可包括在较大电压降传导中至高电流的器件，损耗1瓦至几十瓦的功率，并要求散热片来将热量传导出去，以避免过热而损坏器件或其封装。功率器件可包括双极晶体管；多种类型和构造的功率mosfet；绝缘栅双极晶体管(igbt)；或多种类型和构造的闸流管，包括的scr或硅控整流器。功率集成电路包括一个或多个具有栅极驱动器和一般具模拟和数字控制电路的功率电路。
本发明的底脚功率封装包括半导体裸芯，裸芯垫，引线和塑料体。在许多实施例中，封装还包括至少一个散热片用来将热从裸芯传至封装安装其上的pcb。为了协助热传递过程，裸芯垫可以于塑料体的底表面被暴露。引线在垂直的剖面图中观察时通常为z形且包括垂直柱段，悬臂段和底脚。从剖面图来看，悬臂段在垂直柱段顶部朝着裸芯垫水平向内突出，且底脚在垂直柱段的底部水平朝外突出。该垂直柱段一般与悬臂段以及与底脚形成直角和锐角。底脚的底表面与塑料体的底表面共面。
在一些实施例中，垂直柱段水平延伸超出塑料体的侧面，以形成突出的部分。在其他实施例中，所述塑料体的侧表面向外延伸超出垂直柱段并覆盖底脚的上表面的部分。底脚的上表面全部或部分被暴露。
在许多实施例中，散热片是从塑料体突出的裸芯垫的延伸。散热片可能有类似于引线的底脚的底脚，或散热片可能在两侧或三侧有底脚。散热片可能包括洞用于螺栓安装。散热片可能形成为一连串的指状物，以相对其面积增加其周边边缘的长度，从而改善波峰焊接的热阻。在一些实施例中，有两个或三个散热片分别从裸芯垫的两侧或三侧延伸。
本发明的底脚功率封装独特地结合传统底脚封装，如图1b所示，和那些无引线封装的特性。因此，垂直柱段的垂直边缘形成垂直平面并且不是被塑料体覆盖就是略微位于塑料体的外侧。在垂直柱段的垂直外边缘被塑料体所覆盖的实施例中，底脚在塑料体的侧表面的底部向外突出。底脚的底表面至少从邻近塑料体的侧表面的位置到底脚的末端是平坦的。这些特征将封装的水平尺寸最小化。
本发明还包括用于形成功率封装的工艺。该工艺包括在金属片的第一侧上形成第一掩模层，然后通过在第一掩模层中在一区域中的开口部分蚀刻该金属片，所述裸芯垫、引线的悬臂段和引线与裸芯垫之间的间隙位于该区域中。或者，如果裸芯垫暴露于该塑料体的底部，掩模层也覆盖裸芯垫所位于的地方，并且该区域不会被蚀刻。部分蚀刻不会切穿整个金属片，以及在蚀刻区域中维持金属薄层。
该工艺进一步包括在金属片的第二侧上形成第二掩模层，第二掩模层具有第一和第二开口，在第二掩模层中的第一开口覆盖该裸芯垫和该引线之间的间隙，在第二掩模层中的第二开口覆盖引线的底脚所位于的区域。如果多封装从该金属片形成，第二掩模层中的第二开口也可覆盖分隔相邻封装的区域。
然后通过第二掩模层中的第一和第二开口蚀刻该金属片。该蚀刻持续进行直至在在裸芯垫和引线间的间隙要定位的区域中完全移除金属，但在底脚要定位的区域中(和在分隔相邻封装的区域中)仅部分移除金属。第一掩模层中的第一开口和第二掩模层中的第二开口彼此垂直偏移，如此金属片的部分维持不受蚀刻工艺影响。这部分将变成引线的垂直柱段。
替代地，金属冲压工艺可以用来替代上述的蚀刻工艺。第一金属冲模被应用到金属片的第一侧，用以在引线的悬臂段以及裸芯垫和引线间的间隙要定位的地方(并且可选择地在裸芯垫要定位的地方)挤压和辗薄金属片。第二金属冲模被应用到金属片的第二侧，用以在裸芯垫与引线间的间隙要定位的地方切断金属片，以及用以在引线的底脚要定位的地方(并且可选择地在相邻封装之间的区域中)挤压和辗薄金属片。
不论是使用蚀刻或冲压工艺，结果通常是引线框架有多个裸芯垫，每个裸芯垫与多个引线相关联。如果封装只在裸芯垫相对的两个侧有引线(“双侧”封装)，裸芯垫通常在引线框架中通过至少一个的连接杆固定位置。如果封装在裸芯垫的四侧皆有引线(“四侧”封装)，该裸芯垫通常保持连接到相关联的引线中的至少一个，即在上述蚀刻或冲压工艺中没有间隙形成在裸芯垫和相关联的引线中的至少一个之间。无论哪种方式，裸芯垫保持连接到引线框架。
然后，半导体裸芯被安装到裸芯垫，并在裸芯垫和引线间通常使用接合焊线或倒装芯片技术形成电连接。替代地，裸芯的顶部可用接线夹(clip)连接到引线。裸芯、裸芯垫和引线的一部分被包入在塑料模制混合物中，其被固化以形成塑料体，塑料体至少留下引线的一部分底脚未覆盖。在一些实施例中，塑料体并不覆盖垂直柱段的垂直外表面，在引线的顶部形成突出部。
然后，引线框架和裸芯被单体化为分离的封装。
各式各样的底脚功率封装根据本发明可以被制造。由于引线与封装和裸芯垫的底部是共面的，这些引线在本文中称为“底脚”，将所产生的封装称为“底脚封装”。这些包括：
·底脚功率封装在一侧上有多个底脚且在相对侧上有散热片。一个或多个底脚可直接从裸芯垫延伸。在不同实施例中，底脚的数量不同，例如，三底脚、五底脚到七底脚。
·底脚功率封装在一侧上有多个底脚，而散热片从裸芯垫的两个相对侧以相对底脚的直角延伸。
·底脚功率封装在一侧上有多个底脚，而三侧面散热片从封装的其余侧延伸。
·双底脚功率封装在两侧有多个底脚，而散热片从裸芯垫的两个相对侧以相对引线的直角延伸。一些底脚可以电地和机械地相互连接或连接至裸芯垫。
·底脚功率封装包括两个裸芯垫、在封装的相对侧上的底脚和在封装的相对侧上从裸芯垫以相对底脚的直角延伸的散热片。
·底脚功率封装在三侧上有多个底脚，而散热片在第四侧。在一个实施例中，在三侧的每一个上有五个底脚。
·底脚功率封装有多个引线，其中至少一个底脚通过接线夹连接到安装在裸芯垫上的裸芯的顶侧。
本发明将通过参照下列附图和详细描述而被更全面地理解。
附图说明
下面列出的附图中，一般类似的部件具有相像的附图标记。
图1a为现有技术dpak或d2pak类型结构的典型的功率封装的俯视图；
图1b为现有技术dpak功率封装在沿着并通过独立引线的切割线处的剖面图；
图1c为现有技术dpak功率封装在沿着并通过连接引线的切割线处的剖面图；
图1d为现有技术dpak功率封装的底面俯视图；
图2a示出现有技术dpak在制造过程中在铜引线框架的背面侧蚀刻之后的连接且独立的引线的剖面图；
图2b示出相同的dpak在顶侧蚀刻后的剖面图；
图2c示出相同的dpak芯片在裸芯附接后的剖面图；
图2d示出相同的dpak在焊线接合后的剖面图；
图2e示出相同的dpak在模塑后的剖面图；
图2f示出相同的dpak在引线弯折后的剖面图；
图3a示出安装现有技术dpak功率封装的印刷电路板布局的俯视图，
图3b示出安装于印刷电路板上的dpak功率封装的剖面图；
图3c示出安装于dpak功率封装中的功率mosfet的等效电路，显示寄生封装电感；
图4a示出dpak功率封装的引线框架的俯视图；
图4b示出dpak功率封装的模具的剖面图；
图5a示出通用的双端功率器件的剖面图；
图5b示出通用的三端垂直功率器件的剖面图；
图6示出通用的三端横向功率器件的剖面图；
图7a为根据本发明的底脚功率封装的俯视图；
图7b为底脚功率封装在沿着并通过没有连接到裸芯垫的底脚的切割线处的剖面图；
图7c为底脚功率封装在沿着并通过裸芯垫连接的底脚的切割线处的剖面图；
图7d为底脚功率封装的底面俯视图；
图7e为安装在pcb上的底脚功率封装的剖面图；
图7f为底脚功率封装的透视图；
图7g为底脚功率封装的另一透视图；
图8a为根据本发明具有替代散热片设计的底脚功率封装的透视图；
图8b为具有另一替代散热片设计的底脚功率封装的透视图；
图9a为底脚功率封装的铜引线框架的剖面图，示意性地示出了在制造过程中被产生和移除的各个部分；
图9b为背面蚀刻之前的引线框架的剖面图；
图9c为前侧蚀刻之前的引线框架的剖面图；
图9d为蚀刻后的引线框架的剖面图；
图9e为裸芯附接和焊线接合后的引线框架的剖面图；
图9f为引线框架在模塑后的剖面图；
图9g为底脚功率封装替代版本的引线框架于模塑后的剖面图；
图9h为根据本发明的底脚功率封装的制造流程图；
图10a为根据本发明用于单裸芯底脚功率封装的引线框架的俯视图；
图10b为用于具有两个引线框架轨道的多裸芯底脚功率封装的引线框架的俯视图；
图10c为用于具有一个引线框架轨道的多裸芯底脚功率封装的引线框架的俯视图；
图10d为用于具有两个引线框架轨道的多裸芯底脚功率封装的引线框架的俯视图；
图10e为用于具有两个引线框架轨道的多裸芯底脚功率封装的替代版本引线框架的俯视图；
图10f为具有两个引线框架轨道且没有裸芯垫连接的引线的多裸芯底脚功率封装引线框架的引线框架版本的俯视图；
图11为用于底脚功率封装的引线框架的俯视图和剖面图；
图12a为具有替代形式散热片的底脚功率封装的引线框架的俯视图；
图12b为具有另一替代形式散热片的底脚功率封装的引线框架的俯视图；
图13a为具有三侧散热片的底脚功率封装的引线框架的俯视图；
图13b为具有侧面散热片的底脚功率封装的引线框架的俯视图；
图14a为具有侧面散热片的双侧底脚功率封装的引线框架的俯视图；
图14b为具有侧面散热片的双侧底脚功率封装的替代引线框架的俯视图；
图14c为具有侧面散热片和隔离的裸芯垫的双侧底脚功率封装的引线框架的俯视图；
图14d为具有侧面散热片的双侧底脚功率封装的替代引线框架的俯视图；
图15a为具有侧面散热片和双裸芯垫的底脚功率封装的引线框架的俯视图和剖面图；
图15b为具有侧面散热片和超尺寸双裸芯垫的底脚功率封装的引线框架的俯视图和剖面图；
图16a为5个引线的底脚功率封装的引线框架的俯视图；
图16b为7个引线的底脚功率封装的引线框架的俯视图；
图17为具有散热片的15个引线的底脚功率封装的引线框架的俯视图；
图18为具有接线夹顶侧连接的底脚功率封装的引线框架的俯视图和剖面图；
图19为传统功率封装和根据本发明的底脚功率封装的剖面比较图。
具体实施方式
为了推动当今的功率封装技术，某些根本性的改变化必须在制造工艺，封装和引线框架设计中进行。在下一代功率封装中可期望的改进包括：
·保证引线和暴露的裸芯垫的背面共面；
·可焊的，同时使用波峰焊接和回流pcb制造；
·合理地低热阻，而不使用预置于散热片下的焊料；
·薄型的能力；
·降低电感，更短的引线和接合焊线长度；
·良好的pcb面积效率，即大的芯片面积用于给定的pcb覆盖区；
·灵活的针脚输出，不要求引线连接在裸芯垫；
·灵活的导电引线数目，可用于一侧，二侧或三侧面上；
·免除引线弯折(成形)机器；
·模腔工具的最小花费；
使用在此揭露的本发明，这样的特征和优点是容易获得的，用最小或没有新投资在重组生产线，其包括用于制造高容量的dpak和d2pak封装的生产线。本文所揭露应用于集成电路封装的方法在上文所引用的美国申请no.14/056,287中被揭露。功率封装通常用于封装功率器件或功率集成电路。当功率封装可被用于非功率应用，一般功率封装与具有相似针脚数目的1c封装相比具有更少的引线，更低的热阻，以及更高的材料成本，因此通常只用于封装功率器件和功率集成电路。
功率器件是承载大电流(通常为1a到几百安培)的半导体器件。功率器件可在低电压降下传导高电流，即包括低导通电阻的器件，其中功率消散被最小化。替代的功率器件可包括以较大电压降传导中到高电流的器件，消散1瓦到几十瓦的功率，并要求散热片将热量传导带走，以避免过热而损坏器件或其封装。功率器件可以包括：双极晶体管；各种类型和构造的功率mosfet；绝缘栅双极晶体管(igbt)；或各种类型和构造的闸流管，包括scr或硅控整流器。功率集成电路包括一个或多个具有栅极驱动器以及一般具有模拟和数字的控制电路的功率器件。
底脚封装设计
不是依赖于导电“引线”从半导体功率封装的中心延伸并机械弯折到不精确位置，所揭露的本发明包括“底脚”封装，其中短导体，或正好与散热片和裸芯片的底部共面的“底脚”，在封装的底部横向延伸以方便焊接。图7a示出本文所揭露的底脚功率封装70的一个实施例。
该底脚功率封装70包括铜裸芯垫73a，其连接到延伸至模制塑料72之外作为底脚79b的导电引线73b。封装70内部的两个独立的导电引线73c和73d也延伸至模制塑料72之外，具有相应的底脚79c和79d。类似地，但在该封装的相对边缘上，散热片86延伸至模制塑料72之外，主要是为了通过较大面积将来自功率封装的热扩散至pcb导体。不同于传统的具有弯折引线的功率封装，在底脚功率封装中底脚79c，79b和79d的底部沿着平坦表面78与裸芯垫73a和散热片86的底部精确地共面，因为它们是从单个铜片所制造出的，而没有任何弯折或机械成形的步骤。
如通过沿着且通过导电引线73d的切割线所获取的图7b的剖面图所示，内部导电引线73d的顶部与平坦表面88一致，与裸芯垫73a的顶部共面。如图所示，通过焊料或导电环氧树脂层135附接于裸芯垫73a的半导体裸芯75具有的其金属化顶表面的一部分通过接合焊线76d(其包括金，铝，铜或其它导电金属线)连接到导电引线73d。导电引线73d稍微突出于模制塑料72之外，作为具有的垂直厚度大于底脚79d的突出部87。突出部87的下方，导电引线73d的侧壁也被暴露，即没有被覆盖或封闭于模制塑料2内。底脚79d的厚度小于裸芯垫73a的目的是提高焊料润湿，即表面张力将熔融焊料拉至铜底脚79d，并由此提高波峰焊接过程在pcb组装中封装70的可焊性。散热片86的底脚79a的相应厚度同样地提高了散热片86的可焊性。类似地，暴露突出部87于模制塑料2之外的好处是，在垂直边缘(即导体73d的垂直侧壁)上暴露的金属增加了可用于焊接的表面面积。然而，如果需要的话，在替代实施例中突出部87没有被暴露，并且导体73d的垂直侧壁可以维持包封在模制塑料2中并且只有底脚79横向突出于模制塑料2之外。
此外，在示出的示例中，内部导电引线73d的内端(朝向裸芯垫73a)不是在沿着平坦表面78的封装的底面上被暴露，而是通过间隙89在封装的底部上方垂直地被隔开，间隙89填充有与模制塑料2相同的塑料模塑化合物。以塑料嵌入导电引线73d的内端而不在表面78将其暴露的好处是减少裸芯垫73a与引线73d之间电短路的风险。包括底脚79a的金属的横向范围81y可以在引线框架构造期间通过化学蚀刻、冲压、或切割来确定，或在单体化期间替代地通过分割、冲压、或激光来确定。底脚79d的横向范围80y，即底脚79d的长度在单体化期间通过分割、冲压、或激光来确定。
图7c示出了底脚功率封装70的另一剖面图，在沿着并通过从裸芯垫73a延伸的导电引线73b的切割线处获得该剖面图。如同在先前所示出的导电引线73d和导电引线73c(未示出)的情况下，内部导电引线73b的顶部，与平坦表面78一致，与裸芯垫73a共面且连接到裸芯垫73a。导电引线73b稍微突出模制塑料72之外，作为具有的垂直厚度大于底脚79的突出部87。底脚79b的厚度小于裸芯垫73a的目的是提高焊料润湿，即，表面张力牵拉熔融焊料到铜底脚，并由此提高封装70在波峰焊接期间在pcb组装中的可焊性。如在导电引线73c和73d的情况下，于模制塑料2外暴露突出部87的好处是在垂直边缘(即导体73b的垂直侧壁)上的暴露的金属增加了可用于焊接的表面面积。然而，如果需要的话，在替代实施例中，突出部87没有被暴露，并且导体73d的垂直侧壁维持包封在模制塑料2中并且只有底脚79d横向突出于模制塑料2之外。如关于图7b所述，包括底脚79a的金属的横向范围81y可以在引线框架构造期间通过化学蚀刻、冲压、或切割来确定，或者在单体化期间替代地通过分割、冲压、或激光来确定。该底脚79b的横向范围80y，即底脚79b的长度，在单体化期间通过分割、冲压、或激光来确定。
此外，在示出的示例中，导电引线73d的内部部分不是在沿着平坦表面78的封装的底面被暴露，而是通过间隙89在封装的底部上方垂直地被隔开，间隙89填充有与模制塑料2相同的塑料模塑化合物。以塑料嵌入该导电引线并不将其暴露于pcb表面上的好处是减少pcb短路的风险。
具有间隙89在引线73d和73b分别与裸芯垫73a之间的好处通过公开的底脚功率封装的底面视图而更清楚地呈现，如图7d的底面视图所示，其中仅导电引线73d，73b和73c出现在封装底面的部分是横向突出于模制塑料72之外的相应底脚79d，79b和79c。同样地，于封装背面上暴露的模制塑料72的宽度所限定的横向空间提供底脚79d和79c分别与暴露的裸芯垫73a之间的缓冲距离99，以避免底脚功率封装70下发生电短路。该缓冲距离99理想上应与金属底脚79c，79b和79d间的间隙一样宽。也示于图7d中的剖面图示出了在整个封装的剖面图(即在通过封装的没有引线的侧面的切割线)中，该模制塑料72将裸芯垫73a完全地包封，使得没有金属片或底脚突出穿过封装的侧面。
虽然先前在图7b和图7c中示出的剖面图分别表示切割线通过具有独立的导电引线73d或是连接的导电引线73b的裸芯垫73a，可以理解是通过任何其他独立的导电引线或裸芯连接的导电引线的剖面图是相似的。例如，通过独立的导电引线73c的剖面图将显示为类似于图7b，除了具有底脚79d的导电引线79d将重新标记为具有底脚79的导电引线79c，且相应的接合焊线76d将重新标记为接合焊线76c外。
在另一实施例中，独立的导电引线73c和73d的顶表面不与裸芯垫73a的顶表面(平坦表面88)共面，而是定位在引线框架73a的顶表面之上的高度。
再次参照图7a，包含两个分离的金属区域的半导体裸芯75通过导电环氧树脂或焊料层135安装到裸芯垫73a。一个或多个接合焊线76d连接半导体裸芯75的大金属化区域到内部导体73和底脚79d。在垂直功率器件的情况下，该连接通常包括垂直功率mosfet的源极，igbt、scr或闸流管的阳极，或垂直功率双极晶体管的基极。半导体裸芯75的较小金属化区域通过接合焊线76c连接到内部导体73c和底脚79c。在垂直功率器件的情况下，该连接通常包括垂直功率mosfet或igbt的栅极，或垂直功率双极晶体管、scr或闸流管的基极。
裸芯垫73a和其相关联的内部导体73b和底脚79b提供电连接至半导体裸芯75的背面。类似于先前在图5b中所示，半导体裸芯75一般需要背面金属化，以便确保低接触电阻的情况下良好的欧姆连接到半导体基板。相比之下，背面金属化在集成电路组装中是不常见且不需要的，因为基板晶片不承载可感知的电流，如同其在垂直功率器件中那样。在功率应用中，裸芯垫73a和其暴露于平坦表面78的导电背面的目的不是简单地传导电流，而是也能导热。
为提高散热能力且降低封装的热阻，包含包括底脚79a的散热片86，以增加总表面面积。将从裸芯垫73a和散热片86到功率封装70安装其上的pcb中的热传导最大化需要使用焊料，其在功率封装70被安装到pcb之前被手动放置于pcb上。作为底脚功率封装70的独特的特征，底脚79a在波峰焊接期间可以很容易被焊接，并且良好的电接触可以实现，而不需要将裸芯垫73a的底面焊接到pcb。结果，通过使用任何热传导化合物(包括导热环氧树脂或导热膏)取替焊料层135以达到低热阻，即使该化合物的导电性与焊料不一样，底脚功率封装70可避免需要额外的焊接操作将焊料层135应用于封装70和裸芯垫73a间(参见图7b)。半导体裸芯75和裸芯垫73a之间的低电阻被实现是因为散垫片86的底脚79a是可波峰焊接的。
如图所示，在图7a中所示的示例被设计为具有外部连接，即导电引线，放置上类似于dpak和d2pak，代表现今共同表面安装功率封装的可互换的针脚对针脚兼容替换，能够轻松适应现有的pcb设计。虽然焊接垫的外部放置保持不变，所揭露的器件在相同的pcb面积上可容纳更大的裸芯。或者，通过消除对焊线弯曲的需要来节省pcb面积，较小的封装可被设计为容纳相同尺寸的半导体裸芯。虽然提高了pcb面积效率，需要pcb着陆垫的不同间隔的用户定制封装设计的缺点是，这样的设计并不向后与针对传统的dpak和d2pak封装所创造的现有pcb兼容。
图7e示出的是安装底脚封装在pcb上，其中pcb100包括底部的导电层103a和103b，顶部的导电层101a和101b，和导电通孔102。如图所示，焊料层34d电连接底脚79d和导电引线73d至pcb导体101a，而焊料层34a电连接底脚79a或散热片86和裸芯垫73a至pcb导体101b。导热层105包括热传导化合物或焊料，改善了从裸芯垫73a和散热片86至pcb顶部导体101b，导电通孔102以及pcb底部导体103b的热传导。如果导热层105是不导电的，例如包括有机热化合物，所有来自裸芯垫73a的电流都必须流经由焊料层34a和底脚79a所代表的导电路径。如果导热层105包括焊料，电传导也直接从裸芯垫73a发生进入pcb导体101b。
如图所示，因为表面张力，焊料层34a被拉到底脚79a上以完成底脚功率封装与pcb100间的电连接，类似地，焊料层34d被拉到底脚79d上，甚至到导电引线73d的暴露的垂直侧壁上。以该方式，底脚功率封装以与传统的底脚封装相同的方式与波峰焊接兼容。
dpak和d2pak兼容的底脚功率封装示于图7f中的透视图中，图7f显示了从散热片86所延伸出的底脚79a的独特特征。包括模制塑料72的封装的底部，裸芯垫73(不可见)，散热片86，底脚79a和79c以及其它底脚(未示出)都和平坦表面78共面，且不依赖任何的金属弯折和机械成形。替代的透视图如图7g所示，其说明底脚79c、79b和79d的共面性以及在突出部87之下引线73c、73b和73d的相对应暴露的垂直侧壁。底脚精确地共面，因为所有的底脚，即79a、79c、79b和79d和裸芯垫73以及散垫片86皆由相同的铜片制造，没有任何的金属弯折或机械成形。
图8a示出替代的散热片设计，其包括散热片86及围绕散热片86的三侧，而不是仅在一侧上的底脚79a。图8b所示为消除所有斜角的散热片另一个版本。在引线框架制造中使用冲压工具更容易制造该简单的直线设计，在引线框架制造中，较精细的几何形状更适用于基于化学或激光的制造。
底脚封装制造
在此揭露的底脚封装70的制造从实体铜片110开始，该铜片通常是400微米厚。该厚度可依据封装的目的和用途而调整为更厚或更薄。如图9a所示，通过化学蚀刻，冲压，分割，或激光切割的组合，一开始的铜片将被加工成各种部分，如以虚线示意性限定的，从而制造特征独特的底脚功率封装。由垂直线80y和81y所限定的标记说明制造和单体化后(即，每个离散的封装与同一引线框架上的邻近物分开后)封装的横向范围。将关于该起始图示来说明所有后续的剖面图。作为参考，形成封装的背面和铜引线框架的背面的铜片的底部示为与平坦表面78共面。
在图9b中，在铜片110的背面使用图案化保护涂层(即掩模101)来遮蔽，该图案化保护涂层具有选择性的开口102a和102b，其定义铜片110要被蚀刻的地方。尽管该图是二维的，可以理解的是，在掩模中的开口102延伸在该二维图中未示出的第三维。掩模101可以包括任何材料，包括有机化合物或光刻胶，其不会被湿化学金属蚀刻剂(如硫酸、硝酸、氢氟酸(hf)、氨及其它腐蚀性化学品)攻击或蚀刻。掩模101可以被均匀地施加并随后图案化，或从一开始就以图案形式施加。例如，掩模101可包含有机涂层，其通过模板掩模来施加或印刷以定义它的图案。替代地，掩模101可以包括有机光刻胶，其被均匀地涂布，轻轻的烘烤，以防止其移动，然后通过光学光掩模暴露于光，以光学转印图案到掩模上。曝光后，有机显影剂将开口102a和102b位置的光刻胶去除，仅留下掩模101以保护其余区域。区域89示意性地表示通过随后的蚀刻除去的铜面积。
在其施加和图案化之后，图案化掩模101然后被烘烤以硬化材料。术语“硬烤”有时用来定义烘烤温度高到足以将碳键横向联接成为如分子的强聚合物，其能够经受持续时间延长的酸蚀刻。对比于软烘烤(其中的有机光刻胶保留其感光性)，硬烘烤之后，抗蚀剂不再有感光性。虽然烘烤温度依掩模化学的选择而不同，例如软烘烤可在100℃发生约1至4分钟，而硬烘烤可以于较高的温度(例如130℃至140℃)发生。在硬烘焙掩模层之后，然后铜在酸中被蚀刻，例如使用包括hcl∶fecl3∶h2o以4∶1∶5比例混合的盐酸，包括hno3∶h2o2以比例1∶20混合的硝酸，或包括nh3∶h2o2以比例4∶1混合的氨。
如果铜预镀上锡(sn)的薄层，用于在pcb制造中改进可焊性，则锡必须首先通过蚀刻来除去，蚀刻使用例如包含hf∶hcl以比例1∶1混合，hf∶hno3以1∶1混合，或hf∶h2o以1∶1混合的氢氟酸。常见的湿法金属蚀刻的更详细的列表可发现于半导体工艺教科书中或在http：//www.cleanroom.byu.edu/wet_etch.phtml上在线地被找到。锡和铜可以在一侧或通过浸渍在酸浴中进行蚀刻。在浸渍蚀刻的情况下，为了防止不必要的蚀刻以及引线框架的变薄，该金属引线框架的背面必须涂覆另一保护层。为了清楚起见，此背面保护未在图中示出，但为半导体封装领域的技术人员所公知。
在替代的制造方法中，湿法化学蚀刻可以由等离子体或反应离子蚀刻所取代，其也被称为“干法蚀刻”，使用非腐蚀性气体，如hbr或cl2/ar，其在射频调制电场中分解成反应成分(reactivecomponents)。在等离子体中的射频激发的气体离子然后对金属铜离子进行化学蚀刻，移除它们成为气体。一旦等离子体消失，气体返回到非腐蚀性的形式。在大多数情况下，干法蚀刻只发生在铜的一侧上，因此不需要保护层覆盖铜片的相对侧。
如图所示，铜片110的蚀刻被设计以产生蚀刻区域89，其不完全穿透铜片110且保留铜片的一些未蚀刻的部分，如保留铜片110的厚度的50％至90％。例如，400微米厚的铜片110被蚀刻以除去300微米，留下铜的局部薄的部分为100微米厚。不仅通过在导电引线附近的开口102a，而且也通过开口102b在垂直线81y之外的“切割道”中蚀刻区域89。蚀刻后，掩模104被化学移除或在特殊的蚀刻机中被移除，该蚀刻机称为“灰化器”，等离子体蚀刻机设计用于去除有机化合物。产生的图案化铜片110在图9c的剖面图中被示出。在制造中的该点处，即背面蚀刻后，蚀刻的铜片110现在可以在视觉上被识别为半导体封装的局部制造的引线框架。(因此，铜片110此后有时将被称为“引线框架110”)。该引线框架110通常包括由铜“轨道”和“连接杆”暂时保持在一起的许多相同单元，铜的块将实际的引线框架铜块固定住直到之后模制塑料来黏结他们。
下一步是在引线框架110的与在先前操作中被蚀刻的一侧(即在其前面)相对的侧上利用掩模103来遮蔽铜引线框架110。图案化后，掩模103包括开口104a，104b和104c。如图所示，开口104a，用于定义要蚀刻的区域105a，坐落于蚀刻区域89的上方，通过先前蚀刻步骤而变薄，同时开口104b用于在引线框架110的先前未刻蚀的部分中产生蚀刻区域91a，其中30％到80％之间的引线框架110被移除，在蚀刻后保留包括底脚79d的薄铜块。在开口104a中，位于蚀刻区域89的上方，要蚀刻的区域，即区域105，与先前的蚀刻区域89合并以完全从引线框架110移除所有铜。然后使用干法蚀刻或湿法化学蚀刻，一般以类似于先前的蚀刻步骤的方式来执行蚀刻。蚀刻后，掩模103被移除。
因此，尽管对于背面蚀刻和前面蚀刻的特定蚀刻时间是灵活的，确保正确封装制造的一个工艺标准是通过背面蚀刻和前面蚀刻的组合移除的引线框架110的厚度可能超过铜片110的整个起始厚度。例如，如果背面蚀刻(图9b)移除铜引线框架110的厚度的60％，前面蚀刻(图9c)移除大于铜引线框架110的厚度的40％。如果背面蚀刻移除铜引线框架架110的厚度的50％，那么前面蚀刻移除大于铜引线框架110的厚度的50％。由于封装设计的一个目标是实现封装底脚的易焊性，那么在较佳的实施例中，底脚不应该太厚，即有利的是前面蚀刻实质上大于背面蚀刻。
例如，如果100μm厚的底脚需要前面蚀刻400μm铜片110的75％，则背面蚀刻需要移除至少铜厚度的25％。如果需要150μm厚的底脚，则铜片110的厚度的71％应该通过前面蚀刻来移除，且至少29％的铜应该通过背面蚀刻来移除。作为良好制造实践的问题，至少10％的过度蚀刻应被执行以确保在区域中清除金属，在该区域中，铜金属要被完全移除，如在光刻胶开口104a之下。因此，具有75％前面蚀刻的100μm厚的底脚应加上35％的背面蚀刻，且类似地，具有71％前面蚀刻的150μm的底脚应该加上39％的背面蚀刻。
开口104c包括两个区域——垂直线81y内和封装“切割道”81y之外。在垂直线81y内，引线框架91b被移除，保留底脚79a。垂直线81y之外，移除的铜部分105b与先前蚀刻部分89合并，在垂直线81y之外从封装切割道完全移除铜。以这种方式，如在下表中总结的，使用这两种蚀刻工艺序列可以形成四个可能的区域：
如上所述，各种组合中的背面蚀刻和前面蚀刻产生底脚功率封装制造所有必要的结构。任何未蚀刻区域产生引线框架110的全部厚度，形成裸芯垫73a、散热片86、突出部87和垂直导体连接到相应的底脚，例如导电引线73d的垂直部分连接到底脚79d。这样区域的底面电暴露到pcb。
仅背面蚀刻导致带有悬挂导电引线的突出部，即高架梁，如73b在由蚀刻区域89形成的腔中通过塑料模塑来底部填充。此高架梁区域无底面暴露的导体。仅前面蚀刻导致用于焊接并具有暴露到pcb的导电表面的底脚。背面和前面蚀刻两者的组合完全清除所有铜，没有底面暴露的导体。这种组合在封装切割道中和在导电引线之间的间隙以及独立引线和裸芯垫73a之间的间隙中是有用的，例如导电引线73d和裸芯垫73d之间的间隙或导电引线73b和73d之间的间隙。
前面蚀刻之后，所产生的引线框架于图9d中示出，其中引线框架的未蚀刻部分现在可以被标识为裸芯垫73a和散垫片86，在图中右手边的边缘的蚀刻区域91b下方的变薄的金属可以被识别为底脚79a，在图中左手边的边缘的蚀刻区域91a下方的变薄的金属可以被识别为底脚79d，其与导电引线73d合并以形成底脚封装引线的镜像“z形”特征。如图所示，顶侧蚀刻区域105a与背面蚀刻区域89合并，完全切断了独立导电引线73d和裸芯垫73a之间的任何连接。类似地，在超出垂直线81y的封装切割道中，所有金属通过前面蚀刻和背面蚀刻的组合来移除。在制造中的该点处，独立的导电引线73d通过其到超出垂直线80y定位的引线框架轨道的连接来固定位置(在此二维剖面图中不可见)。
还应该提及的是，在图9c中，应从掩模103特征排除开口104a，然后所得的底脚导电引线将不会如图9d所示的与裸芯垫73a分离，但保持形状与不通过后续蚀刻步骤改变的先前图中的形状相同。因此，所得到的引线与裸芯垫保持连接，具有如图7c所示的包括连接的导电引线73b的结构。
于图9e中，半导体裸芯75通过导热化合物或焊料135附接到裸芯垫73a，并随后焊线接合，接合焊线76d连接半导体裸芯75的金属化表面的一部分到独立的导电引线73d和底脚79d。在另一剖面图(未示出)中，接合焊线76c连接半导体裸芯75的金属化表面的一部分到独立的导电引线73和底脚79c。
最后，于图9f中，进行模塑成型，通常使用半导体封装领域技术人员所熟知的转注成型技术，创建模制塑料72，其包封半导体裸芯75、接合焊线76d和其他，并填充蚀刻区域89和105a。一旦塑料固化，使用冲压，分割，或激光切割沿着垂直线80y从引线框架轨道(未示出)切割底脚79b，79c和79d，产生从引线框架单体化并准备用于电测试的完成的底脚功率封装。
在如图9g所示的个替代实施例中，底脚79a，如具有底脚78c，79b和79d的导电引线，通过金属115也附接于引线框架轨道，因为超出垂直线81y没有执行背面蚀刻。通过留下底脚79a连接至引线框架轨道，实现了焊线接合过程中额外的稳定性。不然，在焊线接合操作过程中背面机械支撑是必须的，以防止“跳水板”，如振荡效应。
图9h所示为用于底脚功率封装的制造顺序，其在步骤130以铜片开始。该铜片可预镀可焊金属，如锡(sn)，或包括纯铜。在步骤131，该铜片的背面被遮蔽且部分被蚀刻至一最终厚度，该厚度名义上小于50％，例如29％。在步骤132，该铜片的前面被遮蔽且部分被蚀刻至最终厚度，该厚度名义上大于50％，例如61％。其后，在步骤133，完成的引线框架被镀上可焊金属，如锡。如果引线框架已被预镀，此步骤可以略过。在步骤134，使用环氧树脂或焊料执行裸芯附接，接着在步骤i35焊线接合，其包括栅极输入端的焊线接合以及焊线接合或铜接线夹接合到裸芯的高电流连接。接下来，在步骤136，使用转注成型的模塑成型被执行，随后在可选的步骤137镀锡。在步骤138中，单独组装的裸芯被单体化，也就是与引线框架分离，使用分割，冲压，或激光技术，随后在步骤139做电测试。
引线框架设计
底脚功率封装容纳引线框架设计的灵活的阵列。图10a所示出的是引线框架一部分的俯视图，包括暴露的裸芯垫73a，散热片86和底脚79a，导电引线73c，73b和73d作为蚀刻区域89顶上的高架梁，向下垂直地连接突出部87至底脚79c、79b和79d，如在线91b处开始且延伸到铜轨道120b的蚀刻区域所限定。连接杆115c，115和115d连接底脚79c，79和79d至铜轨道120b，并且沿切割线80y在单体化期间将其切断。类似地，如在线91a处开始且延伸到铜轨道120a的蚀刻区域所限定的底脚79a经由连接杆115a连接到铜轨道120a，并且沿切割线81y在单体化期间将底脚79a切断。模塑成型72可以建构成单一条，并且由分割刀片沿着线80x切割或可通过模腔限制在规定的区域。单元90在同一引线框架中重复多次。
图10b示出引线框架显示两个裸芯垫73a通过底脚79a和连接杆115a连接到轨道120a，并且通过导电引线73c，73b，73d连接到轨道120b。通过两个相对的轨道之间悬浮裸芯垫，裸芯垫73a被安全地固定，以消除焊线接合期间像振荡的跳水板。增加交叉轨道120c和120d以提供额外的机械支撑。
为了改善单体化并减少分割磨损，分割线81y切穿减薄的铜，即，与如通过掩模特征91a和91z所限定的底脚79a相同的厚度。类似地，分割线80y切穿经由掩模边缘91b和91y所限定的减薄的铜。如图10a所示的垂直分割线80x同样适用于其它引线框架设计以及为了说明清楚起见被排除在示图之外。
在图10c中所示的引线框架设计中，裸芯垫73a沿着线80y的横向范围通过引线框架蚀刻期间(而不是单体化期间)的蚀刻来决定。但是在该裸芯垫的两个边缘缺乏支撑，焊线接合过程中需要背侧支持。在另一实施例，如图10d所示，裸芯垫73a包括在三侧的散热片，其中侧散热片73a延伸到连接杆116和116b，其连接到轨道120a和120b。图10e所示的另一引线框架设计中，裸芯垫互相提供机械支撑，于单体化过程中沿分割线82y分离。
图10f中所示的引线框架设计中，裸芯垫73a由轨道120a支撑而导电引线73c，73b和73d由轨道120b所支撑。不像先前所示的实施例，然而，在此实施例中，中心引线73b没有电连接到裸芯垫73a，从而使能够在三底脚封装中有四种不同的电连接，分别是经由各导电引线73c，73b和73d的三个分离的连接，以及经由裸芯垫73a的一个连接。增加交叉轨道120c和120d以提供额外的机械支撑。
通过消除引线框架轨道和将模制塑料72表现为如制造期间通过模腔，而不是通过分割所限定的，图11以俯视图和侧视图示出用于底脚功率封装的引线框架设计的简化的俯视图和剖面图表示。如图所示，由裸芯垫73a所限定的金属，散热片86，底脚79a和导电引线73c，73b和73d的部分被暴露于封装的底面，除了交叉阴影线部分表示导体坐落于填充塑料的蚀刻区域89的顶上以外。如所示，导电引线73d的一部分比其底脚79d宽。此较宽的t形部分被包括以作为额外的接合焊线用于至功率器件的更高的电流连接。
图12a表示散热片86的三侧由底脚79a围绕并包括螺栓安装孔的封装的变型。图12b示出了替代的散热片86设计，其中周围边缘通过将散热片86形成为一系列的平行指状物而相对于散热片所散热的面积增加，促使底脚79a的较长边缘改善波峰焊接的热阻。
图13a示出具有散热片86和围绕封装的三侧的底脚79的底脚功率封装的另一变型。图13b示出了另一种底脚封装变型，其中散热片86和底脚79a仅存在于封装的各侧上。
图14a示出了底脚封装设计和技术还可以容纳一封装，其包括单个裸芯垫73a，其散热片86和底脚79a在相对的两侧上，而底脚79b至79g在另外两侧上，从而产生具有5种不同电连接的六底脚封装。在此版本中，导电引线73b和73e都附接至裸芯垫73a，在组装期间提供额外的刚性和机械支撑。在此封装的变型中，如图14b所示，导电引线73e与裸芯垫73断开连接，使得功率封装成为具有六种不同的电连接的六针脚封装。图14c表示相同的封装，除了裸芯垫73a的暴露的背面被去除，并且裸芯被替代安装在修改的隔离导电裸芯垫73的未暴露部分上，填充塑料的蚀刻腔86位于该裸芯垫下方。然而，两侧确实包括散热片86和底脚79a，以实现合理的功率耗散能力。图14d所示的又一变型中，独立的导电引线73c和73d被短路在一起，增加了焊线接合的可用空间，且以类似的方式，独立的导电引线73f和73g也被短路在一起。
图15a示出多引线底脚功率封装可如何适配以支撑两个分离的裸芯垫73和73h。独立的导电引线73c和73d提供用于接合安装在裸芯垫73a上的三端器件的工具，而裸芯垫连接的导电引线73b在组装过程中对裸芯垫73a提供额外的机械支撑。类似地，对于第二裸芯垫73h，独立的导电引线73g和73f提供用于接合安装在裸芯垫73h上的三端器件的工具，而裸芯垫连接的导电引线73e在组装过程中对裸芯垫73h提供额外的机械支撑。然而，由于裸芯垫73a和裸芯垫73h两者皆于封装的底面暴露，存在从一个裸芯垫到另一个的间隔可能过小而导致于pcb短路的一些风险。
增加暴露的裸芯垫到另一个裸芯垫的空间，而不减少任一裸芯垫上的裸芯的最大尺寸的方法，可以使用图15b所示的设计来实现。其中裸芯垫73a的一部分提升到垫延伸部111a和111h。以这种方式，在先前示图的双裸芯垫底脚封装中相同裸芯尺寸可实现，但暴露的垫间隔可根据需要而增加以支撑任何pcb设计规则。在所有所描述的封装中，封装的任何未使用侧可以被修改为包括散热片和用于提高到pcb的热传导的对应底脚。
图16a示出底脚功率封装可被扩展成支撑在封装的一侧上的5个电连接，如果需要的话可被制成与5个引线dpak兼容的针脚对针脚布局。类似地，图16b示出了底脚功率封装可被扩展成支撑在该封装的一侧上的7个电连接，且如果需要可以被制成与7个引线dpak兼容的针脚对针脚布局。
图17所示为底脚功率封装可适配用于功率集成电路或具有散热片86和底脚79a的单个裸芯垫73a可以支撑多针脚功率集成电路的功率系统。在所示的设计中，十五引线功率封装被演示为包括独立的导电引线73c到73p与相应的底脚79c到79p和裸芯垫连接的导电引线73b和相关联的底脚79b。
图18示出在底脚功率封装中使用接线夹的俯视图和侧视图两者。如图所示，使用导电环氧树脂或焊料的层135，半导体裸芯75被安装在暴露的裸芯垫73a上。然后使用焊料或导电环氧树脂的层91b将铜接线夹引线90安装于半导体裸芯75的顶部，并且使用焊料或导电环氧树脂的层91a以将铜接线夹引线90附接到导电引线73d。对于具有三个或更多个电连接的功率器件，铜接线夹引线90不覆盖整个半导体裸芯75，以容纳到低电流栅极驱动器的接合焊线连接和信号连接。例如，如图所示，铜接线夹引线90不覆盖半导体裸芯75的栅极垫连接，以允许接合焊线76c连接栅极垫至导电引线73c。所示的侧视图没有示出接合焊线76c的存在，因为它是在沿着封装长度通过底脚79d且通过导电引线73d的剖面切割线处获取的。
与传统封装的比较
本发明的底脚封装与传统的表面安装功率封装(如dpak至底脚功率封装)的比较示于图19中，其中，对于两个封装，将y0至y1之间的横向距离选择成是相同的。如图所示，在传统封装中，横向尺寸y1到y5相当大，因为差的制造公差，沿着引线弯曲部4d所浪费的空间，必需在弯折期间以引线延伸部17夹住引线。结果是本发明在面积效率，特别是在更小的封装(其中额外固定的高架空间更加明显)方面有显著的改进。
与传统的功率封装相比，类似改进在底脚封装的垂直高度(x′2-x′0)上是明显的。因不涉及引线弯折，该底脚封装的封装高度由所期望的引线框架的厚度和包封接合焊线所需的模制塑料2的高度限制。这个问题的一种解决方案(在接合焊线必须大以承载高电流时特别有用)为采用铜接线夹90来代替焊线。使用如所示的焊料或导电环氧树脂91b和91a，铜接线夹90附接至半导体裸芯75的金属化表面并且还附接至导电引线73d。因为不需要大的环路高度(loopheight)来容纳大直径的焊线，模制塑料72的厚度可大大减小。像栅极偏压的输入信号可以用小直径的接合焊线76c来连接，而不影响薄型封装高度。
此外，由于底脚的厚度通过蚀刻来决定且该底脚和该封装的底部是精确共面的，不需要增加封装高度以补偿机械过程(如引线弯折)的不精确。结果是，底脚功率封装可以制造在与qfn不相上下且比鸥翼ic封装更薄的封装厚度处。
总结
总之，如本文所揭露的底脚功率封装保证引线的底部和暴露的裸芯垫的背部将是共面的，因为它们是由一个铜片所形成，没有弯折或机械成形。薄型底脚使用波峰焊接和回流技术支撑pcb组装。因为底脚与其散热片合并提供用于焊接的大周边，封装甚至在没有焊料被预置于散热片下的情况下提供低热阻。没有长的接合焊线和对长引线弯折的需要，底脚封装展现出降低的电感和提高的pcb面积效率，对于给定的pcb覆盖区提供比传统的功率封装较大的裸芯面积。另外，底脚功率封装能够支撑任何数量的引线或引线节距并且可位于封装的一侧、两侧或三侧上，而无需到裸芯垫的连接引线。通过完全消除弯折引线的需要，引线弯折机械成本和随后的良率损失可以完全消除。最后，以精心的设计，底脚封装的灵活性可支持使用有限数量模具和与用户定制模具设计相关的成本的大范围封装选择。