1.一种Ⅲ族-N晶体管，包括：
设置于衬底上的纳米线，其中所述纳米线的纵向长度还包括：
第一Ⅲ族-N材料的沟道区，所述第一Ⅲ族-N材料具有纤锌矿结构的晶体结构；
与所述沟道区的第一端电耦合的源极区；
与所述沟道区的第二端电耦合的漏极区；以及
非本征漏极区，其包括第二Ⅲ族-N材料并且将所述漏极区与所述沟道区分隔开，以及
栅极叠置体，其完全地同轴环绕所述沟道区。
2.根据权利要求1所述的Ⅲ族-N晶体管，其中所述第二Ⅲ族-N材料的带隙大于所述第一Ⅲ族-N材料的带隙。
3.根据权利要求1所述的Ⅲ族-N晶体管，其中所述非本征漏极区是所述第一Ⅲ族-N材料和所述第二Ⅲ族-N材料的合金，所述非本征漏极区的带隙介于所述第一Ⅲ族-N材料的带隙和所述第二Ⅲ族-N材料的带隙之间。
4.根据权利要求1所述的Ⅲ族-N晶体管，其中所述第一Ⅲ族-N材料实质上由GaN构成；或实质上由InN构成；或实质上由AlxIn1-xN构成，其中x小于1；或实质上由AlxGa1-xN构成，其中x小于1。
5.根据权利要求4所述的Ⅲ族-N晶体管，其中所述第二Ⅲ族-N包括AlN、GaN、InN、AlzIn1-zN或AlzGa1-zN，其中z不同于x。
6.一种片上系统(SoC)，包括：
功率管理集成电路(PMIC)，其包括开关稳压器或开关模式DC-DC转换器中的至少一个；以及
RF集成电路(RFIC)，其包括功率放大器，能够操作所述功率放大器而使其以至少20GHz的截至频率Ft和至少20GHz的最大振荡频率Fmax工作，并且产生至少为2GHz的载波频率，其中将所述PMIC和所述RFIC两者单片集成到同一个衬底上，并且其中PMIC和RFIC中的至少一个包括根据权利要求1所述的Ⅲ族-N晶体管。
7.一种移动计算设备，包括：
触摸屏；
电池；
天线；以及
根据权利要求6所述的SoC，其中将所述PMIC耦合到所述电池，并且其中将所述RFIC耦合到所述天线。
8.一种半导体结构，包括：
设置于衬底之上的多个垂直叠置的纳米线，其中所述多个垂直叠置的纳米线中的每个纳米线的纵向长度包括：
Ⅲ族-N材料的沟道区；
与所述沟道区的第一端电耦合的源极区；以及
与所述沟道区的第二端电耦合的漏极区，
栅极叠置体，其包括完全地同轴环绕所述多个垂直叠置的纳米线中的每个纳米线的沟道区的栅极绝缘体和栅极导体，以及
半导体材料，其位于所述多个垂直叠置的纳米线中的相邻纳米线的源极区之间且电耦合所述多个垂直叠置的纳米线中的相邻纳米线的源极区，并且位于所述多个垂直叠置的纳米线中的相邻纳米线的漏极区之间且电耦合所述多个垂直叠置的纳米线中的相邻纳米线的漏极区，其中所述半导体材料并不包括在所述多个垂直叠置的纳米线中的每个纳米线的沟道区中。
9.根据权利要求8所述的半导体结构，还包括：
源极触点，所述源极触点环绕所述多个垂直叠置的纳米线的源极区但是不处于所述多个垂直叠置的纳米线中的相邻纳米线的源极区之间；以及
漏极触点，所述漏极触点环绕所述多个垂直叠置的纳米线的漏极区但是不处于所述多个垂直叠置的纳米线中的相邻纳米线的漏极区之间。
10.根据权利要求8所述的半导体结构，还包括：
第二Ⅲ族-N材料，其沿着所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的至少一部分而设置在所述Ⅲ族-N材料与所述栅极叠置体之间，其中所述第二Ⅲ族-N材料不同于所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料。
11.根据权利要求10所述的半导体结构，其中所述第二Ⅲ族-N材料用于利用沿着所述多个垂直叠置的纳米线中的每个纳米线的第一表面形成的异质结来提供背面势垒，并且用于利用沿着所述多个垂直叠置的纳米线中的每个纳米线的第二表面的异质结而在所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区内引起2DEG。
12.根据权利要求8所述的半导体结构，其中所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料具有纤锌矿晶体结构。
13.根据权利要求8所述的半导体结构，还包括：
非本征漏极区，其包括第二Ⅲ族-N材料并且将所述多个垂直叠置的纳米线中的每个纳米线的所述漏极区与所述沟道区分隔开，其中所述第二Ⅲ族-N材料不同于所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料。
14.根据权利要求13所述的半导体结构，其中所述第二Ⅲ族-N材料的带隙大于所述Ⅲ族-N材料的带隙。
15.根据权利要求8所述的半导体结构，其中所述半导体材料的带隙小于所述Ⅲ族-N材料的带隙。
16.根据权利要求8所述的半导体结构，其中所述半导体材料的带隙大于所述Ⅲ族-N材料的带隙。
17.根据权利要求8所述的半导体结构，其中所述Ⅲ族-N材料实质上由GaN构成；或实质上由InN构成；或实质上由AlxIn1-xN构成，其中x小于1；或实质上由AlxGa1-xN构成，其中x小于1，并且其中所述半导体材料包括AlN、GaN、InN、AlzIn1-zN或AlzGa1-zN，其中z不同于x。
18.一种制造半导体结构的方法，所述方法包括：
在衬底之上形成第一半导体材料和第二半导体材料的多个交替层，其中所述第一半导体材料包括Ⅲ族-N材料；
由所述第一半导体材料和所述第二半导体材料的所述多个交替层形成鳍；
在所述鳍之上形成绝缘层；
在所述绝缘层中形成栅极沟槽；
从所述鳍的被栅极沟槽暴露的部分去除所述第二半导体材料，以提供多个垂直叠置的纳米线，每个所述纳米线具有包括Ⅲ族-N材料的沟道区；
形成栅极叠置体，其包括完全地同轴环绕所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的栅极绝缘体和栅极导体；
在形成所述栅极叠置体之后，去除所述绝缘层的剩余部分，以暴露与所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的第一端电耦合的源极区，并且暴露与所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的第二端电耦合的漏极区，其中所述第二半导体材料位于所述多个垂直叠置的纳米线中的相邻纳米线的源极区之间且电耦合所述多个垂直叠置的纳米线中的相邻纳米线的源极区，并且位于所述多个垂直叠置的纳米线中的相邻纳米线的漏极区之间且电耦合所述多个垂直叠置的纳米线中的相邻纳米线的漏极区。
19.根据权利要求18所述的方法，还包括：
形成源极触点，所述源极触点环绕所述多个垂直叠置的纳米线的源极区但是不处于所述多个垂直叠置的纳米线中的相邻纳米线的源极区之间；以及
形成漏极触点，所述漏极触点环绕所述多个垂直叠置的纳米线的漏极区但是不处于所述多个垂直叠置的纳米线中的相邻纳米线的漏极区之间。
20.根据权利要求18所述的方法，还包括：
形成第二Ⅲ族-N材料，其沿着所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的至少一部分而处于所述Ⅲ族-N材料与所述栅极叠置体之间，其中所述第二Ⅲ族-N材料不同于所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料。
21.根据权利要求20所述的方法，其中所述第二Ⅲ族-N材料用于利用沿着所述多个垂直叠置的纳米线中的每个纳米线的第一表面形成的异质结来提供背面势垒，并且用于利用沿着所述多个垂直叠置的纳米线中的每个纳米线的第二表面的异质结而在所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区内引起2DEG。
22.根据权利要求18所述的方法，其中所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料具有纤锌矿晶体结构。
23.根据权利要求18所述的方法，还包括：
形成非本征漏极区，其包括第二Ⅲ族-N材料并且将所述多个垂直叠置的纳米线中的每个纳米线的所述漏极区与所述沟道区分隔开，其中所述第二Ⅲ族-N材料不同于所述多个垂直叠置的纳米线中的每个纳米线的所述沟道区的所述Ⅲ族-N材料。
24.根据权利要求23所述的方法，其中所述第二Ⅲ族-N材料的带隙大于所述Ⅲ族-N材料的带隙。
25.根据权利要求18所述的方法，其中所述第二半导体材料的带隙小于所述Ⅲ族-N材料的带隙。
26.根据权利要求18所述的方法，其中所述第二半导体材料的带隙大于所述Ⅲ族-N材料的带隙。
27.根据权利要求18所述的方法，其中所述Ⅲ族-N材料实质上由GaN构成；或实质上由InN构成；或实质上由AlxIn1-xN构成，其中x小于1；或实质上由AlxGa1-xN构成，其中x小于1，并且其中所述第二半导体材料包括AlN、GaN、InN、AlzIn1-zN或AlzGa1-zN，其中z不同于x。